[SugerTangYL] LCD1602驱动程序Verilog

最新推荐文章于 2024-01-09 13:21:46 发布
最新推荐文章于 2024-01-09 13:21:46 发布
阅读量1.7k 收藏 37
点赞数 3
分类专栏： Verilog修炼之路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_58628321/article/details/118784610
版权

verilog
本文详细介绍了LCD1602液晶屏的工作原理、引脚功能、控制指令和一个完整的驱动代码实例，帮助理解字符型液晶屏的基础操作。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

前言

        LCD1602作为基础液晶屏，是许多应用工程师绕不过的器件。藉由对LCD1602的学习，我们能了解到液晶屏的工作原理，对今后其他液晶屏的学习有着良好的铺垫作用。

一、LCD1602

       LCD1602是指显示内容为16x2，即可以显示两行，每个字符由5x7或5x11等点阵字符位组成，每位之间有一个点距的间隔，每行之间也有间隔，起着字符间距和行间距的作用。

        市面上字符液晶大多是基于HD44780液晶芯片的，控制原理完全相同。我们只需要掌握好HD44780的控制程序，便能很方便地应用于市面上大部分的字符型液晶。

        首先先看下LCD1602的引脚图，了解下每个引脚的作用。下图为AlteraDE2开发板的LCD1602模块原理图。

         从图中可知，LCD总共有14个引脚，每个引脚的功能在下方表格中列出。

Signal NameDescription
LCD_DATA[0]数据口0
LCD_DATA[1]数据口1
LCD_DATA[2]数据口2
LCD_DATA[3]数据口3
LCD_DATA[4]数据口4
LCD_DATA[5]数据口5
LCD_DATA[6]数据口6
LCD_DATA[7]数据口7
LCD_RW读写选择端，0为写，1为读
LCD_ENLCD使能端
LCD_RS指令/数据选择端，0为指令，1为数据
LCD_ONLCD电源开关
LCD_BLONLCD背光开关

        通过写入指令或数据，控制内部的驱动芯片，从而实现我们所需的操作，这便是LCD的使用思路，那对于内部的控制器来说，总共有11条控制指令，如下表所示：

lcd1602简介，LCD1602中文资料

         指令1：清显示。指令码01H，光标复位到地址00H位置，显示清空。

        指令2：光标复位。光标返回到地址00H。

        指令3：光标和显示位置设置。设定每次写入1位数据后光标移位方向并且设定一次写入一个字符是否移动。I/D控制光标移动方向，高电平右移，低电平左移；S控制屏幕上所有文字是否左移或右移，高电平表示有效，低电平表示无效。

        指令4：显示开关控制。D：控制整体的显示开与关，高电平表示开显示，低电平表示关显示，但DDRAM中的数据依然保留；C：控制光标的开关，高电平表示开启光标，低电平表示无光标；B：控制光标是否闪烁，高电平闪烁，低电平不闪烁。

        指令5：光标或显示移位。当S/C=0时，R/L控制显示内容和光标一起左移或右移，0为左移，1为右移；当S/C=1时，光标不移动，R/L控制显示内容左移或右移，0为左移，1为右移。

        指令6：功能设定。设定数据总线位数、显示的行数和字形。DL=1时数据总线为8位，DL=0时数据总线是4位；N=0时显示一行，N=1时显示两行；F=0时为5*8点阵或字符，F=1时为5*11点阵或字符。

        指令7：设定CGRAM地址。设定下一个要存入数据的CGRAM地址。在CGRAM中已经内置了192个字符，但留有8个字符空间允许用户自定义字符，编码表如下所示，最左边的红框即是自定义字符区域，其中0000_0000与0000_1000表示同一个字符，所以看似是十六个，实际仍是八个。

         字符需要八行五列来描写（一行作为行间距），因此如果想好写入一个自定义字符，需要连续操作八次。示意图如下

         指令8：设置DDRAM地址。DDRAM即为显存，往显存写入什么内容，屏幕便会显示什么，DDRAM的地址与显示屏对照关系如下，00H到0FH为第一行，40H到4FH为第二行，剩余的DDRAM空间不显示，但可以用指令来移位显示。

         指令9：读忙信号或AC地址。如果DF=1忙碌，无法接受数据或指令；BF=0可以接收数据、指令。也可以读取AC地址。

        指令10：向DDRAM或CGRAM写入数据。

        指令11：从DDRAM或者CGRAM读数据。

二、完整代码

module LCD(
  switch_num,
  key_detemine,
  key_displace,
  ClOCK_50,
  KEY,
  LCD_RW,
  LCD_EN,
  LCD_RS,
  LCD_DATA,
  LCD_ON,
  LCD_BLON,
  key_detemine_feedback,
  key_displace_feedback,
  number_feedback
  );

input [3:0] switch_num;
input key_detemine,key_displace;
input ClOCK_50;
input [3:0]KEY;
output LCD_RW, LCD_EN, LCD_RS, LCD_ON, LCD_BLON,key_detemine_feedback,key_displace_feedback;
output [7:0]LCD_DATA;
output [3:0] number_feedback;

assign LCD_RW = rw;
assign LCD_EN = CLK_LCD;
assign LCD_RS = rs;
assign LCD_ON = 1;
assign LCD_BLON = 1;
assign LCD_DATA = data;


parameter space = 8'b0010_0000;

parameter CAPITAL_A = 8'b0100_0001;
parameter CAPITAL_B = 8'b0100_0010;
parameter CAPITAL_C = 8'b0100_0011;
parameter CAPITAL_D = 8'b0100_0100;
parameter CAPITAL_E = 8'b0100_0101;
parameter CAPITAL_F = 8'b0100_0110;
parameter CAPITAL_G = 8'b0100_0111;
parameter CAPITAL_H = 8'b0100_1000;
parameter CAPITAL_I = 8'b0100_1001;
parameter CAPITAL_J = 8'b0100_1010;
parameter CAPITAL_K = 8'b0100_1011;
parameter CAPITAL_L = 8'b0100_1100;
parameter CAPITAL_M = 8'b0100_1101;
parameter CAPITAL_N = 8'b0100_1110;
parameter CAPITAL_O = 8'b0100_1111;
parameter CAPITAL_P = 8'b0101_0001;
parameter CAPITAL_Q = 8'b0101_0001;
parameter CAPITAL_R = 8'b0101_0010;
parameter CAPITAL_S = 8'b0101_0011;
parameter CAPITAL_T = 8'b0101_0100;
parameter CAPITAL_U = 8'b0101_0101;
parameter CAPITAL_V = 8'b0101_0110;
parameter CAPITAL_W = 8'b0101_0111;
parameter CAPITAL_X = 8'b0101_1000;
parameter CAPITAL_Y = 8'b0101_1001;
parameter CAPITAL_Z = 8'b0101_1010;

parameter LOWERCASE_a = 8'b0110_0001;
parameter LOWERCASE_b = 8'b0110_0010;
parameter LOWERCASE_c = 8'b0110_0011;
parameter LOWERCASE_d = 8'b0110_0100;
parameter LOWERCASE_e = 8'b0110_0101;
parameter LOWERCASE_f = 8'b0110_0110;
parameter LOWERCASE_g = 8'b0110_0111;
parameter LOWERCASE_h = 8'b0110_1000;
parameter LOWERCASE_i = 8'b0110_1001;
parameter LOWERCASE_j = 8'b0110_1010;
parameter LOWERCASE_k = 8'b0110_1011;
parameter LOWERCASE_l = 8'b0110_1100;
parameter LOWERCASE_m = 8'b0110_1101;
parameter LOWERCASE_n = 8'b0110_1110;
parameter LOWERCASE_o = 8'b0110_1111;
parameter LOWERCASE_p = 8'b0111_0000;
parameter LOWERCASE_q = 8'b0111_0001;
parameter LOWERCASE_r = 8'b0111_0010;
parameter LOWERCASE_s = 8'b0111_0011;
parameter LOWERCASE_t = 8'b0111_0100;
parameter LOWERCASE_u = 8'b0111_0101;
parameter LOWERCASE_v = 8'b0111_0110;
parameter LOWERCASE_w = 8'b0111_0111;
parameter LOWERCASE_x = 8'b0111_1000;
parameter LOWERCASE_y = 8'b0111_1001;
parameter LOWERCASE_z = 8'b0111_1010;

parameter NUMBER_0 = 8'b0011_0000;
parameter NUMBER_1 = 8'b0011_0001;
parameter NUMBER_2 = 8'b0011_0010;
parameter NUMBER_3 = 8'b0011_0011;
parameter NUMBER_4 = 8'b0011_0100;
parameter NUMBER_5 = 8'b0011_0101;
parameter NUMBER_6 = 8'b0011_0110;
parameter NUMBER_7 = 8'b0011_0111;
parameter NUMBER_8 = 8'b0011_1000;
parameter NUMBER_9 = 8'b0011_1001;

parameter CHARACTER_single_quotes = 8'b0101_1110;



parameter s_idle         = 4'd0;
parameter s_clear        = 4'd1;
parameter s_cursor       = 4'd2;
parameter s_inputmode    = 4'd3;
parameter s_switchmode   = 4'd4;
parameter s_shiftmode    = 4'd5;
parameter s_setfunction  = 4'd6;
parameter s_setgeneraddr = 4'd7;
parameter s_setdataaddr1 = 4'd8;
parameter s_readbasy     = 4'd9;
parameter s_writecgram1  = 4'd10;
parameter s_readram      = 4'd11;
parameter s_setdataaddr2 = 4'd12;
parameter s_writecgram2  = 4'd13;

parameter IDLE         = 8'bzzzz_zzzz;
parameter CLEAR        = 8'b0000_0001;  
parameter CURSOR       = 8'b0000_0010;  
parameter INPUTMODE    = 8'b0000_0110;  
parameter SWITCHMODE   = 8'b0000_1111;  
parameter SHIFTMODE    = 8'b0001_1100;  
parameter SETFUNCTION  = 8'b0011_1100;  
parameter SETGENERADDR = 8'b0100_0000;  
parameter SETDATAADDR  = 8'b1000_0000;  

wire clk, rst;
assign clk = CLK_LCD;
assign rst = !KEY[1];

reg [3:0]state;
reg rw, rs;
reg [7:0]data;
reg [7:0]addr;



always @(posedge clk or posedge rst) begin
  if (rst) begin
    // reset
    state <= s_idle;
    data  <= 8'b0;
    rw    <= 1'b0;
    rs    <= 1'b0;
    addr  <= 8'b1000_0000;
  end
  else begin
    case (state)
      s_idle        :begin
                        state <= s_clear;
                        data  <= IDLE;
                        rw    <= rw;
                        rs    <= rs;
                     end
      s_clear       :begin
                        state <= s_inputmode;
                        data  <= CLEAR;
                        rw    <= 1'b0;
                        rs    <= 1'b0;
                     end
      s_inputmode   :begin
                        state <= s_switchmode;
                        data  <= INPUTMODE;
                        rw    <= 1'b0;
                        rs    <= 1'b0;
                     end
      s_switchmode  :begin
                        state <= s_shiftmode;
                        data  <= SWITCHMODE;
                        rw    <= 1'b0;
                        rs    <= 1'b0;
                     end
      s_shiftmode   :begin
                        state <= s_setfunction;
                        data  <= SHIFTMODE;
                        rw    <= 1'b0;
                        rs    <= 1'b0;
                     end
      s_setfunction :begin
                        state <= s_setdataaddr1;
                        data  <= SETFUNCTION;
                        rw    <= 1'b0;
                        rs    <= 1'b0;
                     end
      s_setdataaddr1:begin
                        state <= s_writecgram1;
                        data  <= addr;
                        rw    <= 1'b0;
                        rs    <= 1'b0;
                     end
      s_writecgram1 :begin
                        if (addr == 8'b1000_1111) begin
                          state <= s_setdataaddr2;
                          data  <= lcd_data(addr,num_5,num_4,num_3,num_2,num_1,num_0);
                          rw    <= 1'b0;
                          rs    <= 1'b1;
                          addr  <= 8'b1100_0000;
                        end
                        else begin
                          state <= s_writecgram1;
                          data  <= lcd_data(addr,num_5,num_4,num_3,num_2,num_1,num_0);
                          rw    <= 1'b0;
                          rs    <= 1'b1;
                          addr  <= addr + 1'b1;
                        end                        
                     end
      s_setdataaddr2:begin
                        state <= s_writecgram2;
                        data  <= addr;
                        rw    <= 1'b0;
                        rs    <= 1'b0;
                     end
      s_writecgram2 :begin
                        if (addr == 8'b1100_1111) begin
                          state <= s_setdataaddr1;
                          data  <= lcd_data(addr,num_5,num_4,num_3,num_2,num_1,num_0);
                          rw    <= 1'b0;
                          rs    <= 1'b1;
                          addr  <= 8'b1000_0000;
                        end
                        else begin
                          state <= s_writecgram2;
                          data  <= lcd_data(addr,num_5,num_4,num_3,num_2,num_1,num_0);
                          rw    <= 1'b0;
                          rs    <= 1'b1;
                          addr  <= addr + 1'b1;
                        end                        
                     end
      default       :begin
                        state <= state;
                        data  <= data;
                        rw    <= rw;
                        rs    <= rs;
                     end
    endcase
  end
end

function [7:0]lcd_data;
  input [7:0]lcd_addr;
  input [3:0] num_5,num_4,num_3,num_2,num_1,num_0;
  begin
    case(lcd_addr)
      8'h80  :lcd_data = CAPITAL_S;
      8'h81  :lcd_data = LOWERCASE_t;
      8'h82  :lcd_data = LOWERCASE_e;
      8'h83  :lcd_data = LOWERCASE_p;
      8'h84  :lcd_data = CAPITAL_L;
      8'h85  :lcd_data = LOWERCASE_e;
      8'h86  :lcd_data = LOWERCASE_n;
      8'h87  :lcd_data = LOWERCASE_g;
      8'h88  :lcd_data = LOWERCASE_t;
      8'h89  :lcd_data = LOWERCASE_h;
      8'h8b  :lcd_data = LOWERCASE_i;
      8'h8c  :lcd_data = LOWERCASE_s;
      
      8'hc2  :lcd_data = NUMBER_2;
      8'hc3  :lcd_data = NUMBER_4;
      8'hc4  :lcd_data = CHARACTER_single_quotes;
      8'hc5  :lcd_data = LOWERCASE_h;
      8'hc6  :lcd_data = number(num_5);
      8'hc7  :lcd_data = number(num_4);
      8'hc8  :lcd_data = number(num_3);
      8'hc9  :lcd_data = number(num_2);
      8'hca  :lcd_data = number(num_1);
      8'hcb  :lcd_data = number(num_0);
      default:lcd_data = space;
    endcase
  end
endfunction

function [7:0]number;
input [3:0] num;
  begin 
	case(num)
	0 : number = NUMBER_0;
	1 : number = NUMBER_1;
	2:number = NUMBER_2;
	3:number = NUMBER_3;
	4:number = NUMBER_4;
	5:number = NUMBER_5;
	6:number = NUMBER_6;
	7:number = NUMBER_7;
	8:number = NUMBER_8;
	9:number = NUMBER_9;
	10:number = LOWERCASE_a;
	11:number = LOWERCASE_b;
	12:number = LOWERCASE_c;
	13:number = LOWERCASE_d;
	14:number = LOWERCASE_e;
	15:number = LOWERCASE_f;
	default:;
	endcase
end
endfunction

reg[2:0] flag=0;
reg [3:0] num_5,num_4=1,num_3,num_2,num_1,num_0;
always @(posedge key_detemine)
begin
		case (flag)
			3'b000:num_0<=switch_num;
			3'b001:num_1<=switch_num;
			3'b010:num_2<=switch_num;
			3'b011:num_3<=switch_num;
			3'b100:num_4<=switch_num;
			3'b101:num_5<=switch_num;
			default:;
		endcase
end
always @(posedge key_displace)
begin
	if(flag>=3'b101)
		flag<=0;
	else flag<=flag+1;
end



parameter CLK_LCD_times = 19'd030000;
reg [22:0]cnt;
reg CLK_LCD;
reg CLK_500Hz;

always@(posedge ClOCK_50 or posedge rst) begin
  if(rst) begin
    cnt <= 19'd0;
    CLK_500Hz <= 1'b0;
  end
  else if(cnt == CLK_LCD_times) begin
    cnt <= 19'd0;
    CLK_LCD <= ~CLK_LCD;
  end
  else begin 
    cnt <= cnt+1'b1;
  end 
end


assign number_feedback=switch_num;

assign key_detemine_feedback = key_detemine ;
assign key_displace_feedback = key_displace;
endmodule

三、实现思路

        对LCD的驱动采用状态机的方式编写，状态转移图如下：

         我采用的是一直刷新显示的思路，因此不方便观察光标，也没法精准控制光标，读者可以尝试修改状态转移图，使得输出显示一次之后回落到空闲状态，然后等待各种信号控制。

基于FPGA的数字时钟显示（万年历lcd1602）
参宿七的博客
02-28 1万+
一、  lcd1602a的驱动和配置（1）  lcd1602a的管脚分配图，在程序中，我们需要对相应的管脚进行操作，才能使其正确显示（2） 由于我使用的板子EP4CE6上的晶振是50MHZ，而lcd1602a所需要的晶振是500HZ，所以我们要想驱动他，首先要产生一个500HZ的时钟，所以我定义了如下lcd时钟代码：always@(posedge clk)//获得LCD时钟 begin coun...
LCD1602驱动(verilog)
04-17
LCD1602驱动(verilog),经过调试，绝对能用
基于Verilog的LCD1602显示驱动模块
qq_40353731的博客
05-16 1361
基于Verilog的LCD1602显示驱动模块
基于FPGA的LCD1602动态显示---Verilog实现
08-10
FPGA驱动LCD1602，其实就是通过同步状态机模拟单片机驱动LCD1602，由并行模拟单步执行，状态过程就是先初始化LCD1602，然后写地址，最后写入显示数据。
LCD1602单片机(STC51/STM32)驱动程序详解
热门推荐
hackett的博客
10-17 2万+
LCD1602单片机(STC51/STM32)驱动程序详解 作者：hackett 微信公众号：加班猿 一、LCD1602简介 LCD1602液晶显示器是广泛使用的一种字符型液晶显示模块。它是由字符型液晶显示屏（LCD）、控制驱动主电路HD44780及其扩展驱动电路HD44100，以及少量电阻、电容元件和结构件等装配在PCB板上而组成。 LCD1602应用很广泛，无论是各大电子公司的产品上还是各大高校电赛的比赛作品上都能看到它的身影，下面来细说一下怎么驱动这块1602液晶屏。 二、LCD1602引脚 图1
FPGA驱动LCD1602（IIC） Verilog代码（三）------ LCD初始化
xyx0610的博客
12-04 2518
一、概述： 前面已经完成了lcd写数据/命令，那么lcd的初始化就比较简单了，就是先发送命令复位设置lcd，然后发送数据过去交给lcd显示就好了。 lcd的显示比较简单一点，只需要传输要显示字符的ascll码，lcd就会显示出该字符，而且支持自动的移位，即显示完一个字符后接着自动确定下一个字符的显示位置，不过需要指定方向好像，这个我没有研究（毕竟指令都是嫖来的） 二、Verilog代码 module lcd_init( input clk, //时钟信号...
Cyclone4E FPGA驱动 Lcd1602显示屏Verilog逻辑例程源码quartus工程+LCD1602A液晶显示模块
11-02
Cyclone4E FPGA驱动 Lcd1602显示屏Verilog逻辑例程源码quartus工程+LCD1602A液晶显示模块 module lcd1602_driver( Clk, Rst_n, wr_cmd, wr_data, data, wr_done, LCD1602_RS, LCD1602_RW, LCD1602_DB, ...
xianshi.rar_LCD1602 verilog_verilog lcd1602
09-20
总的来说，"xianshi.rar_LCD1602 verilog_verilog lcd1602"项目是关于使用Verilog设计一个LCD1602的驱动程序，这个程序包含LCD1602的初始化、数据写入以及控制信号的管理，以实现文本的清晰显示。通过解析和理解`...
LCD1602显示屏Verilog FPGA驱动代码quarus工程例程+文档资料.rar
12-29
LCD1602显示屏Verilog FPGA驱动代码quarus工程例程+文档资料，可供学习及设计参考。 module LCD1602_TOP ( // input input sys_clk , input sys_rst_n , // output output wire LCD_EN , output wire RS , output ...
LCD1602-fpga-verilog.rar_LCD1602 fpga Verilog_LCD1602 verilog_fp
07-14
在本项目中，我们关注的是如何通过FPGA（Field Programmable Gate Array）使用Verilog语言来控制LCD1602，实现显示PS2键盘输入的键值。以下是对这个主题的详细讲解： 1. **LCD1602显示器**： - LCD1602是指具有16...
LCD1602的FPGA_verilog实现
07-22
LCD1602的FPGA_verilog实现，lcd1602的fpga驱动实现方式，配合独立按键刷新显示内容
LCD1602 Verilog实现源代码
12-12
本人写的基于FPGA的LCD1602显示模块。经过本人测试，已经用在项目中。
Verilog HDL 驱动LCD1602
12-03
Verilog HDL 驱动LCD1602
LCD1602显示代码，verilog HDL编写。
05-10
FPAG LCD1602液晶显示驱动，带有数据输入端口，可循环显示你想要显示的动态数据。完整注解。
LCD1602驱动程序
04-15
51单片机驱动LCD1602显示字符串，附有Proteus仿真成功样例和完整的1602PDF资料
Verilog实现LCD 1602驱动程序实验
3. Verilog实现LCD 1602驱动程序：在用Verilog实现LCD 1602驱动程序的过程中，需要考虑以下几个核心步骤： - 掌握LCD 1602的基本指令集：例如，初始化指令、清屏指令、光标控制指令、数据写入指令等。 - 设计控制...
verilog简单驱动LCD1602
做减求空
10-04 3920
module lcd1602( //50Mhz clk,rst_n, //input lcd_on,lcd_blon, //output lcd_en,lcd_rw,lcd_rs, lcd_data ); input clk,rst_n; ou...
基于Verilog HDL LCD1602显示器的设计
最新发布
m0_56059533的博客
01-09 4650
昨天刚结束FPGA的课程设计，做的题目是用Verilog HDL编写LCD1602字符显示程序，并在开发板DE2-115上进行演示，实现的功能是显示移动字符和滚动字符，并通过一个开关来控制模式的切换。此次课程设计参考了网站上许多前辈大佬的文章，在他们的基础上进行修改。但发现许多的文章仅仅介绍了如何显示静态字符，而没有介绍滚动字符显示如何编写，遂由此写下这篇博客，希望对有需要的人有所帮助。
FPGA驱动LCD1602（IIC） Verilog代码（一）------ IIC写模块
xyx0610的博客
12-04 2434
一、概述 IIC时序参考链接：51单片机 使用IIC转接板驱动LCD1602 基本参考该链接中的IIC时序，使用Verilog代码来实现IIC写模块。只是比较好奇为什么在所有位发完之后，scl还要拉低再拉高了（我没有这样做的时候会一直收不到ack信号）？ 需要注意IIC SDA信号的写法，声明为in_out，它是作为wire类型一样来进行赋值的。接着注意SDA的方向控制，要及时释放掉控制权。 下面直接贴出代码 二、Verilog代码 ...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值