FPGA_BD Block Design学习（一）

已于 2025-04-09 14:47:55 修改
阅读量699 收藏 2
点赞数 16
CC 4.0 BY-SA版权
分类专栏： FPGA 文章标签： fpga开发 学习 单片机
于 2025-04-09 14:44:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_58129662/article/details/147092536

PS端开发流程详细步骤

1.第一步：打开Vivado软件，创建或打开一个工程。

2.第二步：在Block Design中添加arm核心，并将其配置为IP核。

3.第三步：配置arm核心的外设信息，如DDR接口、时钟频率、UART接口等。

4.第四步：完成Block Design中的模块互联，生成PL端的比特流。 5.第五步：导出PS端的硬件信息，包括arm IP核的外设、速度、引脚和地址等信息。

BD的设计

1创建bd

 

 2 资源介绍

 

 

 2.1 最小系统 

需要有ddr以及uart和时钟

配置外设io口，这里就是zynq的管脚规定好的，根据原理图用哪个个勾选哪一个。

 对外设uart的配置可以看到配置好的

 时钟的配置

ddr是双倍的

 ddr的配置

如果一片是16位有两片的话那么位宽就选32

 保存zyaqip

 打包Generate output products 然后Create HDL wrapper

 

 

 打包好后，以及自动分配好约束文件生成bit文件即可

FPGA series # block design 的 error
优快云de_的博客
01-07 1999
add module出现的error： unable to resolve module-source based on inputs 无法根据输入解析模块源 解决方法： 这里解释一下，红色标记的部分原本是有个小黄块的，error的出现就是因为那个小黄块，此操作正是为了消除小黄块。由于前期忘记截图，所以手动补上。以后要把截图作为一个记录的小习惯，后期总结用得上。 这里原来调用IP核时选择的是...
Vivado Block Design 中添加RTL去掉接口自动推断功能
qianshuyuankk的专栏
04-11 747
自己写的RTL代码，添加到BD中，结果出现的一大堆接口，这并不是我想要的，当然你可以选择将RTL打包成IP或者学习官方规定的命名规范，但这对追求实用的我来说太扯了......
Intel FPGA Design Block Reuse功能介绍
硬码农二毛哥的博客
01-18 773
FPGA设计会遇到这样的情况，将验证过的模块移植到新的工程中，在移植过程中不改变模块的布局布线。这时可以使用Core_Partiton_Reuse和Root Partition Reuse 功能。
AXI DMA LOOP Vivado建立BD详细过程1
08-08
}  init_intr_sys()调用函数函数分析2函数名称：int axi_dma_test()功能：AXI DMA 传输测试说明：为了发送的数据是已知是确
高效的VIVADO BlockDesign设计方法:将自己设计的模块信号以总线形式聚合
FPGA入门到跑路
06-03 1万+
在FPGA的顶层设计中，常常会涉及到诸多模块进行相互连接。通常情况下，我们会使用verilog语言中的模块例化，来完成各个模块之间的连接，但是这样可读性太差，过一段时间再来看项目，或者交给其他人，要理清模块之间的连接情况，需要额外花费大量时间。
VIVADO 保存zynq7 相关配置到脚本，并将脚本导入到BD中
qq_50959698的博客
07-08 1176
VIVADO BD（block design）
FPGA 设计中经常犯的 10 个错误
OpenFPGA的博客
05-31 1657
本文列出了FPGA设计中常见的十个错误。我们收集了 FPGA 工程师在其设计中犯的 10 个最常见错误，并提供了解决方案的建议和替代方案。本文假定读者已经具备 RTL 设计和数字电路方面的基础。接下来让我们深入探讨在FPGA 设计中要避免的 10 大错误。异步逻辑FPGA 设计适用于同步系统，即使异步逻辑是可综合的，它也会导致设计中的时序违规（亚稳态）。有 FPGA 工程经验的人往往会避免在他们的...
vivado利用Tcl快速建立hdmi_vdma BlockDesign
10-18
在本文中，我们将深入探讨如何使用Vivado的Tcl脚本快速建立一个基于hdmi_vdma的BlockDesign，特别针对PYNQ-Z2开发板。这个过程涉及到多个关键步骤和知识点，包括Vivado环境的设置、Tcl脚本的编写与执行、IP核的选择...
关于Vivado-IP INTEGRATOR-Block Design(BD)中BRAM基地址编辑和大小修改。
m0_46057302的博客
07-10 1157
工程需要多个BRAM使得PL与PS通信，在BD中添加了多个Block Memory Generator及对应连接的AXI BRAM Controller。当在Address Editor中修改某个BRAM的大小(Range)时，可能会出现下面两个错误。图1错误1图2错误2。
block design 添加rtl模块方法
oldmoney
06-25 840
(ug994)[https://www.hackster.io/whitney-knitter/add-custom-ip-modules-to-vivado-block-design-77042d]
Vivado中使用Block Design和DDR4IP核
qq_50465411的博客
08-03 5206
3、同步骤2再生成6个AXI DataMover分别控制bias、insrt、Ifm、scale、sfm、weight参数的数据；2、右侧Diagram界面中选择“+”添加IP核，搜索zynq添加Zynq UltraScale+ MPSoc。接下来需要将PL侧CNN推理加速的工程包装为IP核添加到BD的原理图中，需要创建自己的IP核。至此PS侧的IP核全部添加完毕，下面把PL侧编写的CNN加速工程生成IP核导入原理图并连线；4、添加AXI SmartConnect IP核*2，设置如下参数。
vivado block design模块+自动生成顶层的设计方法
weixin_52531107的博客
03-22 5872
以前bd的教程总是围绕zynq展开，普通PL也都是自己写顶层，没有直接PL生成顶层的，所以写一篇。当设计模块越来越繁多，图形化可能是唯一的选择，bd可以清楚的看清信号走向，模块划分，自动生成顶层，极大提升效率，避免错误。，先检查路径是否有中文（会导致识别不到文件），再查看待模块内部子模块是否存在（比如内部在另一个工程例化了FIFO的ip，把模块拖到当前工程时没创建IP）。创建新顶层的工作顺手就帮你做了。简单的使用就这么多，当然也有好多地方没说，不过只要做一个简单的工程就算入门，剩下的可以自己学了。
ZYNQ-Linux开发之（二）Vivado工程搭建、Block Design设计搭建、PS、PL的IP核的使用配置
qq_38584212的博客
07-02 8615
其他可能需要配置的是PL Fabric Clocks，根据之后添加PL的IP核所需的时钟确定，比如本工程的PL的IP核中有的需要100M时钟，有的需要200M时钟，有的需要125M时钟，还有的需要10M时钟，则可按下图设置，对于精度要求不高的IP核，还可以通过添加时钟的IP来进行时钟的倍频实现需要的时钟。4. SD有两个可选，一般设计中SD0为SD卡槽，SD1为EMMC，若为板卡存在EMMC芯片则SD0和SD1都需要勾选，无论是否有EMMC，SD0都是必须选择的。
使用Vivado的Block Design详细步骤
热门推荐
syrg520的博客
08-28 3万+
1.选择创建Block Design并命名 2.点击Add IP,并选择ZYNQ7 3.双击 ZYNQ Processing System,打开 ZYNQ 系统的配置界面 1)PS_PL 页面提供了 PS 到 PL 的相关接口配置信息以及 PS 部分一些配置信息； 2)Peripheral I/O Pins 页面主要是对一些通用外设接口的配置； 3)MIO Configruation 页面主要是对 MIO 已经EMIO 的分配控制； 4)Clock Configruation 页面主要是对 PS 端时钟
Vivado之PS端创建IP(1)
qq_41656020的博客
04-12 1547
本次只创建PS端的IP，不涉及PL端。参考：正点原子 ZYNQ小系统板之嵌入式SDK开发指南V1.0。
vivado 2022.2 搭建ZCU104最小系统 Block Design 后提示 Submodule Runs Failed
os_1234的博客
10-18 603
省流：线程开多了，设为1试试。时发生错误，综合失败。结论：电脑配置问题。
Vivado block design with both AXI GPIO and custom IP (ZEDBOARD)
weixin_40038116的博客
07-06 1117
Custom IP: First step: Create a block design ->Tools -> Create and Package New IP -> Create new AXI4 Peripheral -> set a name for your new IP.(This IP will be saved under a file named "ip_...
多平台FPGA工程快速移植与构建
OpenFPGA的博客
11-11 528
作为一名FPGA工程师，经常需要在多个FPGA设备之间移植项目，核心的问题是IP的管理和移植，今天通过安装和使用 FuseSoC 在多个 AMD FPGA 之间移植一个简单的项目。从 AMD Spartan™ 7 更改为 AMD Artix™ 7 设备，然后是 AMD Kintex™ UltraSacle™。FuseSoC 介绍FuseSoC 是一款IP管理器和一套用于 HDL（硬件描述语言）代码...
alinx7020 block design
最新发布
06-27
Alinx7020 是基于 Xilinx Zynq-7000 系列 SoC 的开发板，广泛用于嵌入式系统、FPGA 开发和软硬件协同设计。其模块化设计支持多种应用场景，包括工业控制、图像处理、通信接口等。 在模块设计方面，Alinx7020 的核心架构通常包括以下部分： - **Zynq-7000 AP SoC**：集成了双核 ARM Cortex-A9 处理器与可编程逻辑（PL），实现高性能计算与灵活的硬件加速能力[^1]。 - **DDR3 存储控制器**：提供外部 DDR3 SDRAM 接口，用于存储程序和数据，满足高速缓存需求[^1]。 - **时钟管理单元**：包含 PLL（锁相环）模块，为系统提供稳定的时钟源，并支持动态频率调节[^1]。 - **外设接口模块**：如 UART、SPI、I²C、GPIO、以太网 MAC、SD 卡控制器等，便于连接外部设备和传感器[^1]。 在开发流程中，通常使用 Vivado 工具进行 Block Design 设计，构建硬件系统。以下是一个典型的 Block Design 流程示例： 1. 创建 Zynq Processing System（PS）模块并配置其参数，例如 CPU 频率、DDR 控制器设置等。 2. 添加 AXI GPIO、AXI UART、AXI SPI 等 IP 核，连接至 PS 的相应接口。 3. 利用 AXI Interconnect 或 SmartConnect 模块实现多个外设与处理器之间的高效通信。 4. 完成设计后生成比特流文件（.bit），并通过 SDK 或 Petalinux 编写运行在 ARM 上的应用程序。 此外，开发指南通常建议： - 使用约束文件（XDC 文件）定义引脚分配和时序要求，确保设计符合物理封装限制。 - 在硬件设计完成后，通过仿真验证功能正确性。 - 结合 SDK 或 Vitis 工具链编写裸机程序或运行 Linux 操作系统。 以下是一个简单的 Block Design 示例代码片段（Tcl 脚本）： ```tcl # 创建 Block Design create_bd_design "design_1" # 添加 Zynq Processing System startgroup create_bd_cell -type ip -vlnv xilinx.com:ip:processing_system7:5.5 processing_system7_0 endgroup # 配置 PS 参数 apply_board_connection -board_part em.avnet.com:zed:part0:1.1 set_property -dict [list CONFIG.PCW_USE_M_AXI_GP0 {1}] [get_bd_cells processing_system7_0] # 添加 AXI GPIO startgroup create_bd_cell -type ip -vlnv xilinx.com:ip:axi_gpio:2.0 axi_gpio_0 set_property -dict [list CONFIG.C_ALL_OUTPUTS {1}] [get_bd_cells axi_gpio_0] endgroup # 连接 AXI GPIO 到 PS connect_bd_intf_net [get_bd_intf_pins processing_system7_0/M_AXI_GP0] [get_bd_intf_pins axi_gpio_0/S_AXI] connect_bd_net [get_bd_pins processing_system7_0/FCLK_CLK0] [get_bd_pins axi_gpio_0/s_axi_aclk] # 保存并生成 save_bd_design generate_target {synthesis implementation} [get_files *.bd] ``` 该脚本可用于快速搭建一个基本的嵌入式系统，适用于 Alinx7020 开发环境中的硬件设计阶段。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值