- 博客(23)
- 收藏
- 关注
RSS订阅原创 SNR（信噪比）与抖动（jitter）的关系
**噪声功率**：\(P_{\text{noise}} = (\Delta V_{\text{RMS}})^2 = 2 \pi^2 f^2 A^2 J^2\)- **信号功率**：\(P_{\text{signal}} = \frac{A^2}{2}\)**\(-20 \log_{10}(2\pi f_{\text{输入}} J)\)**- **频率依赖性**：高频信号对抖动更敏感，SNR随 \(f^2\) 下降。- **抖动影响**：RMS抖动 \(J\) 增加一倍，SNR恶化约6 dB。
2025-02-19 07:29:25
256
原创 SPI FLASH
SPI Flash 写保护针对三种不同的空间（数据）1. 状态寄存器，2. 正常数据空间，1MB3. 安全数据空，比如3*256Byte。
2025-02-14 15:22:43
945
原创 STM32 库开发指南 第七章
使用宏定义对总外设基地址, 外设偏移地址和寄存器偏移地址进行重新命名，主要是方便后续访问和理解。在结构体中结构体成员的地址是顺序排列的，以GPIO为例 每个寄存器都是 4个字节，即32bit， 其地址都是4的倍数。GPIO 结构体定义如下//定义GPIO结构体指针//把GPIOB的基地址赋值给结构体GPIOx->IDR；//通过结构体访问寄存器在STM32 的固件库中，已经把GPIOA~H的基地址通过（GPIO_TypeDef*）强制转换成结构体指针。
2024-11-17 22:20:42
409
原创 电路零极点分析
以下电路的并联时，Z1//Z2--> 无穷， 要求 Z1+Z2=0， 这一点需要牢记。后续的电路分析中灵活使用，是快速零极点分析的关键。最近在B站发现一个宝藏UP主，JT硬件乐趣，里面讲的都是一些对硬件工作人员来说比较重要的内容，UP主的讲解也是形象易懂。关于零极点，以前看课本只知道分子等零时时零点，分母等于零时时极点。个人理解：信号输出∞大， 要求Z1+Z2 =0 ， 可以看出两个支路的串联等于0。所以零点跟支路的划分有关，或者跟信号的引出点有关。极点是看支路的串联是否等于0。对于极点：分母等于0。
2024-08-06 09:35:04
614
转载 无铅八温区回流焊温度参数设置
无铅回流曲线关键参数（石川焊膏）： 2）温度设A:20-30℃ B:130-140℃ C:180-190℃ D:235-245℃ 2）时间设置 A→B:40-60s B→C（D部分）:80-120s 超过220℃（E部分）：40-60s 4）升温斜率 A→B:2-4℃/s C→F:1-3℃/s。2、均温区：温度由150℃～200℃，稳定缓慢升温，温度上升速率小于1℃/s，且该区域时间控制在60~120s（注意：该区域一定缓慢受热，否则易导致焊接不良）。
2024-07-05 12:02:00
1321
转载 设置回流焊温度曲线的依据
回流焊温度曲线是保证焊接质量的关键，实时温度曲线和焊膏温度曲线的升温斜率和峰值温度应基本一致。四、此外，根据设备的具体隋况，例如加热区的长度、加热源的材料、回流焊炉的构造和热传导方式等因素进行设置。不同金属含量的焊膏有不同的温度曲线，应按照焊膏供应商提供的温度曲线进行具体产品的回流焊温度曲线设置。五、根据温度传感器的实际位置确定各温区的设置温度，若温度传感器位置在发热体内部，设置温度比实际温度高30℃左右。三、根据表面组装板搭载元器件的密度、元器件的大小以及有无BGA、CSP等特殊元器件进行设置。
2024-07-05 11:53:23
705
原创 Sigrity 中Node Placement 和Via Placement Warning 问题的处理
Sigrity 中Node Placement 和Via Placement Warning 问题的处理
2023-05-08 19:03:22
497
原创 Clarity 3D Layout
Clarity 3D LayoutClarity 3D layout是3D 全波电磁场模型提取工具，它可以导入已经设计好的PCB文件也可以直接在Clarity 3D layout创建版图进行3D 全波电磁场模型提取。
2023-04-10 19:03:38
3082
5
原创 电源平面Z阻抗参数的提取是否需要设置VRM，以及Port 参考阻抗对仿真结果的影响
VRM阻抗会影响Z阻抗的低频曲线，但是Port 的参考阻抗对模型提取完全没有影响。VRM影响低频阻抗这是很容易理解的，因为电源本身的输出阻抗就非常低，老师用0.1ohm电阻替代VRM是合理的。电源平面Z阻抗参数的提取是否需要设置VRM，以及Port 参考阻抗对仿真结果的影响。图5：VRM阻抗0.1ohm，Port阻抗50ohm时Z11，Z22和Z33的结果。可以发现Port 阻抗1ohm 和Port阻抗50ohm的曲线时完全重合的。绿色的曲线时没有设置VRM时，提取的电源平面的自阻。图3：图2的局部放大。
2023-04-03 00:10:10
1077
原创 Pyvisa RAW SOCKET 连接时Read Timeout 问题的解决
我在使用R&S的HMP4040 DC power source, 使用R&S的RsvisaTester 或者NI MAX 都发现只能执行Write 无法执行 Read或者说执行Read的时候会出现Timeout的问题。
2023-03-30 15:57:07
1069
1
原创 Allegro Aurora （五）-Return Path Workflow
Return Path 只有一个表征参数 Quality Factor， 如帮助文档所说，Quality Factor 是实际电感跟理想电感的比值，因该越接近1越好。点击Select Directed Group，选择需要封装的网络。右下角点击View path vision，在选择Vision Net 和Vision layer。DQ是第三层的信号，参考第二层（SPLIT2），可以看到右侧板子上深红色的电流返回路径。选择感兴趣的网络，点击Vision 栏位下的Start Simulation。
2023-03-26 17:16:41
745
2
原创 Allegro Aurora （四）-Reflection Analysis
右侧表格会显示每个网络上最坏的仿真结果，点击网络名前的小三角形，以DQ为例可以看到6个不同的仿真结果，双击数值可以参考仿真波形（右侧波形图）Time Step 和Time Stop 可以通过勾选Auto自动生成，这个是根据data rate 和 #of bits 自动计算得出的。#of bits 是仿真码型的位数，Stimulus pattern 是仿真Pattern，可以点击Random随机生成。IBIS Option 勾选Skin Resistance，以防使用的是老版本的IBIS文件。
2023-03-26 08:02:34
361
原创 Allegro Aurora ＜III＞---Crosstalk
点击左下角的Browse model, 可以选择从之前建立的amm文件中选择器件，也可以直接选择外部ibis模型。All Neighbor 是可以看到在不同的仿真模式先，网络受到的串扰的大小。Rise time：需要设置为仿真信号周期的1/10，比如信号频率是1GHz，周期为1ns，Rise time 就设置为100ps。Each Neighbor，少了许多串扰不严重的攻击网络，也少了需求串扰小的victim网络，并且可以在下方的表格中可以看到感兴趣网络各小段的耦合系数。太远的网络不会有串扰影响。
2023-03-25 21:48:21
830
原创 Allegro Aurora （II）--Coupling Analysis
上面的表格是被分析网络的长度，选中其中一根，可以在下面看到这个网络和其他网络的耦合系数,耦合长度，Coupling Coeff 大于2%的都会显示。Rise time 默认 50ps， 但是改为10ps后仿真结果一样。Gemetry window：定义攻击线的范围，在这个范围内的网络都被当做攻击线。在Analysis workflows 选中Coupling Analysis。Detect and model the coplanar traces 打勾。设置完后，点击Start Analysis。
2023-03-25 12:32:31
520
原创 Sigrity Aurora (I)--Impedance Analysis
Design setup Workflow 是为后续的其他仿真设置基本的仿真参数的，比如PCB叠构，PCB材料，DC网络（用于信号参考），Xnet，器件等。在view impedance Visions 模式下，默认是只显示被分析的网络，其他网络是DIM（暗淡）处理的，但是在检查阻抗不连续问题时势必要查看其他层。设置器件，注意J*，P*等都是器件位号前缀，如果你的设计中有其他的前缀可以在这里添加。双击右上表格的某一行，可以带出右下表格，右下表格是右上表格中选中的这个网络的阻抗变化表。
2023-03-25 11:58:01
2917
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人