LVDS信号

已于 2023-05-06 17:49:56 修改
阅读量4.3k 收藏 42
点赞数 11
文章标签： 硬件工程
于 2023-05-06 17:48:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_53280471/article/details/130525741
版权
文章详细介绍了LVDS(LowVoltageDifferentialSignaling)的速率计算，包括理想和实际情况下速率的计算方法。同时，讨论了LVDSTX和LVDSRX的电参数，以及一系列的测试，如全负载测试、短路测试、动态偏置电压测试和接收灵敏度测试，以确保LVDS信号的传输质量和效率。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

LVDS 速率

理想LVDS 速率计算

实际LVDS 速率计算

LVDS TX信号的电参数

全负载测试（full load test measurements）

短路测试

对地或者（共模电压短路测试）

 对内短路测试

 输出信号波形

动态偏置电压测试

LVDS RX 测试

 无内置端接电阻的RX测试

接收输入电流VS电压测试

接收输入平衡测试

 内置端接电阻的RX测试

输入电流VS电压和输入阻抗测试

接收灵敏度测试

LVDS 速率

        LVDS其实没有定义传输速率，传输速率主要有TX和RX之间的传输媒介，RX对信号质量的要求，TX到RX传输延时等因素决定。理论上LVDS可以传输1.923Gbps的速率。

理想LVDS 速率计算

        LVDS  信号上升或者下降时间的要求是小于0.5 UI， 规范中要求TX发生的信号的上升和下降时间<260ps，最坏情况那就260ps。 所以，计算规范中定义的最传快输速率的是1/(tr+tf)=1/560ps=1.923Gbps。如果TX端的上升和下降时间越短，传输速率也当然会越高。

实际LVDS 速率计算

        实际上传输链路一定会有损耗，比如一根5米的cable，引入500ps的上升和下降沿损失，那么按照协议的要求RX端信号的上升和下降时间最少是500+260ps=760ps。按照传输速率的计算方法1/(tr+tf)=1/（760+760）=657Mbps。

        实际应用中，IO的设计人员可以根据实际传输速率设计TX端，比如应用只需要100Mbps的传输速率，那么TX端设计信号的上升和下降时间可以在信号UI 5%~30%，也就是500ps~3ns，经过链路后只要信号的上升和下降时间<5ns 就可以。毕竟越高速的设计成本和难度都越大。

        

LVDS TX信号的电参数

LVDS的IO电路结构如下：

LVDS 输出输入连接

 LVDS输出级

 LVDS输入级

LVDS输出级是电流型的，输入级是MOS管的Gate级，因此要产生电压需要在接收端进行端接。规规范要求用100ohm的电阻进行端接，流过100ohm电阻的典型电流是3.5mA，因此电阻两端的典型电压是350mV。

规范中定义电压范围是

（0）+250mV~+450mV  或者（1）-250mV~-450mV 。 

        

全负载测试（full load test measurements）

测试电路如下：

标题全负载测试电路

  1. 端接100ohm电阻。
  2. 两个3.74Kohm的电阻提供直流偏置Vtest。
  3. 测试过程输出固定0 或者 1
  4. 调节Vtest  从0到2.4V
  5. 确认A/B两端的电压是否符合以下要求。
标题全负载测试规格

偏置电压和平衡测试（Offset voltage and balance measurements）

测试电路如下：

标偏置电压和平衡测试电路
  1. 两个49.9ohm电阻最输出进行端接
  2. TX输出固定0 或者 1
  3. 测试两个电阻中间的电压，并确认是否符合以下要求。

标偏置电压和平衡测试规格

短路测试

对地或者（共模电压短路测试）

测试电路如下：

对地或者对共模短路测试电路
  1.  TX输出的正和负端分别对GND或者共模短路。
  2. 测试电流是否操作规格要求。
对GND或者共模短路测试规格

 对内短路测试

测试电路如下：

差分对内短路测试电路

  1.  TX输出的正和负端直接短路。
  2. 测试电流是否操作规格要求。
差分对内短路测试规格

 输出信号波形

测试电路如下：

  1. RL 要求99.8 ohm ±1 % 
  2. TX输出要求1010...翻转
  3. 确认波形的上下冲是否超过+/-20Vss 的要求。注意： Vss=2*Vt
  4. 确认波形的上升下降时间是否超过要求。注意上升和下降时间20%~80%的幅度。
  5. 确认波形的上升下降波形是否单调
输出信号过冲测试规格

输出信号上升和下降时间测试规格

动态偏置电压测试

测试电路如下：

动态偏置电压测试电路
  1.  通过两个49.9ohm的电阻进行端接
  2. TX输出要求1010...翻转
  3. 示波器要求带宽5Ghz以上，探头输入阻抗>1Kohm,寄生电容<1pF
  4. 测试两个49.9ohm电阻中间的电压在输出0 或1时候的电压值
  5. 确认电压的波动是否符合以下要求Vpp<150mV。
动态偏置电压测试

LVDS RX 测试

 无内置端接电阻的RX测试

接收输入电流VS电压测试

测试电路如下:

接收输入电流VS电压测试电路
  1.  Via 从0~2.4V变化，Vib保持1.2V+/-50mV, 测试Iia电流是否超过20uA 
  2.  Vib 从0~2.4V变化，Via保持1.2V+/-50mV, 测试Iib电流是否超过20uA
  3. 在RX 上电和断点的情况下分别进行测试

接收输入平衡测试

测试电路如下:

接收输入平衡测试
  1. Vtest 从0V 到2.4V变化
  2. IA-IB的绝对值要求小于6uA

 内置端接电阻的RX测试

输入电流VS电压和输入阻抗测试

测试电路如下：

输入电流VS电压和输入阻抗测试

测试规格和电路中开关位置如下

阻抗要求90ohm~132ohm

接收灵敏度测试

 测试电路和要求如下：

  1. 在输入共模电压0.05V~2.35V的范围内，RX 要能接收100mV~600mV范围内信号并正常工作。
  2. 单端输入电压范围0~2.4V 不能最电路造成损害

测试表格如下：

扶摇流星
关注
LVDS信号介绍
优快云-MarkYang
07-09 6091
LVDS：Low Voltage Differential Signaling，低电压差分信号。LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流
LVDS信号标准
11-27
差分LVDS信号标准，详细描述了LVDS信号的内部结构，链路要求及PCB布局布线要求。
FPGA视频拼接项目LVDS视频传输数据接口介绍
MDYFPGA的博客
12-11 3814
FPGA视频拼接项目LVDS视频传输数据接口 ***本文为明德扬原创文章，转载请注明出处！*** LVDS（Low Voltage Differential Signaling)即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至 2V，因此它还能满足未来应用的需要。此技术基于ANSI/TIA/EIA-644 LVDS 接口标准。LVDS...
LVDS详解
最新发布
qq_45639898的博客
04-04 552
就像平常的3.3V的串口通信，其中3.3V也是一种电平标准，串口是一种通信协议，所以LVDS相当于3.3V，MIPI相当于串口通信。信号的状态通过两条线之间的电压差来表示，而不是通过单端的信号与地之间的电压来表示，抗干扰能力更强。并且两根差分线幅值相等，极性相反，由右手螺旋定他们的磁力线是相互抵消的，所以可以有效的抑制电磁能量的泄放。LVDS是通过差分传输来产生对应的电平，主要由发送端（Driver）、接收端（Receiver）、终端匹配电阻三部分组成。二、LVDS的电路原理。1、 高速率与低功耗。
LVDS 信号
YYUEN的专栏
12-13 2260
液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。采用LVDS输出接口传输数据，可以使这
LVDS
|~~~热爱生活、努力学习的小伙汁~~~|
07-20 9999
一、LVDS简介 LVDS：Low Voltage Differential Signaling，是一种低压低摆幅的差分信号技术， 典型信号摆幅为 350mv,对应的功耗很低,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输， 其低压幅和低电流驱动输出实现了低噪声和低功耗。 因此,LVDS 是一种效率极高的技术。LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。 I...
低电压差分信号（LVDS）
su1041168096的博客
12-29 4003
LVDS：Low-Voltage Differential
一款低功耗的高速CMOS LVDS信号接收器
10-17
1. **低功耗**：LVDS信号的幅度极低，通常在350mV至500mV之间，因此相对于其他接口技术，如TTL或PECL，其功耗显著降低。 2. **高速传输**：LVDS接口能够在一对平衡线路上传输数Gbps的数据，远高于传统的单端信号...
LCD中常用LVDS信号介绍.doc
02-02
LCD 中常用 LVDS 信号介绍 LVDS（Low Voltage Differential Signaling）是一种低压差分信号技术接口，广泛应用于液晶显示器中，以解决传统 TTL 接口的不足，如数据传输速率不高、传输距离较短、抗电磁干扰能力差等...
FPGA实现LVDS信号输出 LCD 控制器 verilog
07-09
首先，我们需要了解FPGA在LVDS信号输出中的作用。FPGA内部包含大量的逻辑门、触发器和其他基本逻辑单元，通过Verilog这样的硬件描述语言（HDL）进行编程，可以创建复杂的数字系统。在这个项目中，Verilog代码被用来...
LVDS信号原理和设计
08-02
LVDS信号原理和设计 LVDS（Low Voltage Differential Signaling，低电压差分信号）是一种低摆幅的差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声...
通过低电压差分信号（LVDS）传输高速信号
11-08
低电压差分信号(LVDS)非常适合时钟分配、一点到多点之间的信号传输。本文描述了使用LVDS将高速信号分配到多个目的端的方法。 　　在一个数字系统中，当各个子系统需要相同的参考时钟源协同工作时，时钟分配非常重要。例如，一个基站的数字信号处理单元(DSP)，在大部分应用中，必须由射频处理单元同步。由锁相环(PLL)产生所需的本振频率，通过模/数转换器锁定到时钟中心频率上。同时，当应用系统中包含射频接收回路时，时钟(包括信号部分)必须尽可能降低传输过程中的电平辐射，使用较低的电平以避免干扰。 　　将高速信号传输到不同目的端时，可以采用多种策略；在这些方案中有两种极端形式：一、用1个源/驱动器驱
LVDS(低电压差分信号)原理简介
07-21
本文章是关于LVDS(低电压差分信号)原理简介。
LVDS_RX_lvds_lvds_rxIP核的硬件设计
09-11
lvds_rx IP核硬件设计代码，使用时注意LVSD_RX模块的延时参数的设置，3.5倍时钟相位的设置
一文详解LVDS低电压差分信号
xishuwang的博客
01-04 3280
HDMI（TMDS）、USB与SATA使用的电平标准与LVDS很相似，但从其规范来看并不是标准的LVDS（它们也是“低电压差分信号”，但不是我们这里所说的LVDS），不能认为是同一种电平标准（就如同我们不能认为5V TTL电平标准与5V CMOS电平标准是相同的，尽管看起来。很遗憾地告诉大家，以上几种接口的差分信号线使用的都不是严格意义上的LVDS电平标准（但很多基础概念都是相通的），换言之，不是所有的差分信号线都是LVDS电平标准，使用差分信号线进行数据传输的具体电平有很多种，LVDS只是其中之一。
差分技术：LVDS（低电压差分信号）
热门推荐
浩瀚之水的专栏
04-28 1万+
LVDS差分传输是一种信号传输的技术，我们一般行业简称LVDS信号，英文全称为：Low Voltage Differential Signaling；是一种专业的低电压差分信号，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相同, 相位相反。在这两根线上的传输的信号就是差分信号。信号接收端比较这两个电压的差值来判断发送端发送的逻辑状态。在电路板上，差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线，LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上
高速LVDS电平简介
weixin_30721899的博客
01-18 1243
一．LVDS简介 1.１、LVDS信号介绍LVDS：Low Voltage Differential Signaling，低电压差分信号。LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。IEEE在两个标准中对LVDS信号进行了定义...
LVDS高速接口测试
qq_42712308的博客
05-15 5252
话不多说，直接测试 1. OUTPUT：LVDS_TX 2. SDR：代表着速率，测试选的SDR 3. 8：串换因子，就是一对LVDS转化几bit的并行数据（和后面的clk，clk_div有关系） 4. 8：8对LVDS 5. LVDS都是差分电压，这个根据板卡上的电压选择 6. 类型肯定是差分的 1. 内部时钟 2. 外部时钟（板子上的） 第三页直接默认 下面说一下测试过程 发送端 1. 发送的数据（同步码需要发送十几个周期，后面是递增数） 2. 串行数据的时钟
LVDS IO信号测试方法
03-21
<think>嗯，用户想了解LVDS IO信号的测试方法，需要根据提供的引用内容来回答。首先，我得先理清楚用户的问题到底是什么。他们可能是在使用FPGA开发板时遇到了LVDS无法输出的问题，所以需要测试方法来找原因。根据引用里的信息，特别是引用[1]提到A7-35T的bank16的LVDS无法输出，这可能跟硬件配置或设计规范有关。 然后，用户需要测试方法教程，可能需要包括输入输出测试、信号完整性测试、短路测试等。引用[1]提到了UG471中的内容，应该涉及FPGA的配置是否正确，比如Bank电压、引脚分配是否正确。引用[2]提到差分对短路测试的方法和规格，可能需要用万用表测量阻抗，或者观察波形是否正常。引用[3]则关于延时调整，这可能涉及到时序分析，比如用示波器检查数据和时钟的同步。 接下来，我需要组织步骤，确保覆盖所有可能的测试点。首先应该是硬件配置检查，确保电压和引脚设置正确。然后进行输入输出测试，比如回环测试，检查能否正常收发。接着是信号完整性测试，用示波器看波形参数是否符合LVDS标准，比如摆幅、共模电压等。还有短路测试，确保差分对没有短路或开路。时序测试也很重要，特别是高速传输时的建立保持时间。可能还需要软件配置检查，比如FPGA的驱动强度和终端匹配电阻是否正确。 需要注意的是，用户可能遇到的问题可能涉及多个方面，比如硬件连接错误、配置错误或信号完整性问题。因此，在回答时要分步骤详细说明每个测试方法，并引用相关的资料作为支持。同时，生成的相关问题要围绕用户可能进一步关心的点，比如如何解决无输出、调试信号完整性、调整电路延迟等。 最后，确保回答结构清晰，步骤明确，引用正确，并且语言通俗易懂，避免使用过多专业术语，但必要时给出术语解释。这样用户能一步步按照教程进行测试，定位问题所在。</think>LVDS IO信号测试方法可分为硬件检测、信号完整性测试和时序验证三个主要步骤，以下是具体操作流程： ### 一、硬件配置检查 1. **Bank电压验证** 确认FPGA Bank供电电压满足LVDS标准（通常1.8V或2.5V），使用万用表测量Bank16的Vcco电压是否符合设计要求[^1] 2. **引脚分配确认** 检查差分对是否严格遵循P/N配对原则，例如在A7-35T芯片中，bank16的IO需按手册指定的差分对进行分配 3. **终端匹配检测** 用万用表测量差分线末端100Ω匹配电阻的阻值，确保误差在±5%范围内 ```python # 示例：通过寄存器读取Bank电压状态（伪代码） def check_bank_voltage(bank_num): vcco = read_register(0x1A40 + bank_num) return (vcco == 0x18) # 返回1.8V状态 ``` ### 二、信号完整性测试 1. **差分波形测量** 使用≥1GHz带宽示波器，连接差分探头测量： - 差分电压摆幅：应满足$V_{diffpp} = 350mV \pm 10\%$ - 共模电压范围：$V_{cm} = 1.125V \pm 100mV$ - 上升/下降时间：不超过数据速率的1/3[^2] 2. **短路测试** 将TX+/TX-用50Ω电阻短接，测量输出电流是否≤3.5mA（典型值），若电流超标需检查驱动电路 3. **眼图测试** 使用高速示波器的眼图模式，验证在最大速率下眼高>200mV，眼宽>0.7UI ### 三、时序验证 1. **建立/保持时间测试** 通过注入可调延迟信号，测量数据有效窗口： $$ t_{SU} = t_{CLK} - t_{DATA\_VALID} > 150ps \\ t_{HOLD} = t_{DATA\_HOLD} - t_{CLK} > 100ps $$ 2. **通道间偏移测量** 多通道系统需测量各差分对间的时序偏移，建议使用TDR（时域反射计）保持偏移<50ps 3. **误码率测试** 通过PRBS码型发生器进行24小时压力测试，要求BER<1e-12
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值