可劲ル造-优快云博客

原创基于TI的TDA4高速信号仿真条件的理解 4.6

注意，不同的缓冲区类型支持不同的协议。请参阅设备数据手册引脚属性来确定每个I0的缓冲区类型。前面章节中概述的通道模拟产生的结果与眼罩规格进行了比较。该眼罩概述如表4-1所示。这被用作系统的通过/失败检查。

2025-02-18 22:24:11 239

对于眼罩以误码率目标指定的接口，建议运行大约100K bits的初始信道仿真，并观察由仿真器报告的相应目标误码率的外推浴盆曲线。可以重新运行约500K和1M bits的另一个仿真，并且可以覆盖浴盆曲线，以观察运行更大位序列的影响。如果这些仿真的电压和抖动浴盆曲线几乎相同，则可以在100K bits上运行其余的仿真以优化运行时间。这是由于观察到的最佳眼图可能高度依赖于系统脉冲响应，因此不同的预设可以在不同的系统上产生最佳结果。对于没有为任何特定误码率目标指定眼罩的接口，100K bits的仿真应该足够了。

2025-02-18 22:15:47 675

原创基于TI的TDA4高速信号仿真条件的理解 4.4

通过读取提取工具生成的s参数模型，并在“时域”模式下对其进行评估，可以生成TDR图。由于许多设计修复的目标是保持均匀的走线阻抗，因此用于评估设计质量的重要分析方法是时。如图4-1所示（TDR图示例），TDR图突出了从一端到另一端走线中的阻抗不连续。由于往返时间，图中对应于轨迹中特定点的延时实际上对应于2 乘以该点到源的距离。这是将线路的阻抗绘制成其长度的函数。建议优化设计，使其与标称走线阻抗的偏差在土5%以内。在评估阻抗不连续的来源时，需要考虑到这一点。阻抗不匹配的tdr图示例。域反射（TDR）分析。

2025-02-18 21:08:17 510

原创基于TI的TDA4高速信号仿真条件的理解 4.3

插入损耗：单端插入损耗建议保持在0～10dB之间，最高可达奈奎斯特工作频率的3倍。例如，如果目标频率为8Gbps（4GHz奈奎斯特），则单端插入损耗应保持在10dB以下直至12GHz。近端和远端串扰（FEXT/NEXT）：对于奈奎斯特频率的3倍频率，建议将FEXT和NEXT的频率控制在25dB以下。一旦提取的s参数被证实是因果和被动的，就应该检查s参数图。回波损耗：单端回波损耗建议小于15dB，最大可达奈奎斯特频率的3倍。

2025-02-18 20:09:00 348

原创基于TI的TDA4高速信号仿真条件的理解 4.1 4.2

对于高速串行接口提取，不需要在3D-EM求解器中同时提取电源和信号nets。如果在提取之前切割电路板布局（以减少模拟时间），请定义距离信号和电源网络至少0.25 inch的切割边界。完成touchstone模型提取后，然后按照第4.2节到4.4节中概述的步骤进行操作是很重要的。下面列出的板级提取指南适用于任何EDA提取工具，而不是特定于工具的。-确保信号过孔上的非功能内层衬垫的建模方式与制造方式相同。使用精确的蚀刻轮廓和表面粗糙度的信号走线在所有层的堆叠。无源性：确保单板模型是无源网络，不产生能量。

2025-02-18 19:57:47 460

原创《Sigrity SystemSI 2023+LPDDR4仿真自学笔记》（一）创建工程（Part2）

Block3/4——Memory1 2 可以载入存储器的IBIS模型，本例选择LPDDR4的IBIS模型载入。本例按需求，放入Layout代替PCB，Layout这个Block具有设置PCB参数，并且提取S参数的功能。Block1——Controller 可以载入IBIS模型，本例选择SOC的IBIS模型载入。另外再把SOC的DIE TO PIN的S参数放入拓扑图中，绘制完成的拓扑系统如下图。Block2——PCB 可以载入.ckt文件，或.sp文件等，不能进行S参数提取。

2024-06-03 21:34:40 1005 11

原创《Sigrity SystemSI 2023+LPDDR4仿真自学笔记》（一）创建工程（Part1）

为了加强SystemSI 2023软件的熟悉度，咱们完整的走一个仿真全流程。

2024-05-31 10:09:54 3429 3

原创《Sigrity SystemSI 2023+LPDDR4仿真自学笔记》（十一）时序预算设置Set Timing Budget (Part 1)

↑ Tips：填写依据来源—LPDDR4的实际工作速率，例如实际项目中最高是3200Mbps，那么咱们填写3.2Gbps。点击Workflow中的“Set Timing Budget”，会弹出“Timing Budget”的界面，用来设置仿真时的时序相关的参数。↑ Tips：此处灰色，不可编辑。Q1：具体为何要设置为双边沿，还是上升边沿，下降边沿，此处还要再细究，待补充。●Default Strobe Offset ：默认选通偏移量，单位ns↓。●Bit Period ：比特位周期，用UI表示，单位ns。

2024-04-27 10:59:49 1101 2

原创《Sigrity SystemSI 2023+LPDDR4仿真自学笔记》（十）仿真报告的生成Report Generator （part 2）

Tips：这两个和Threshold选的技术规范有关系，选择LPDDR3(AC150/DC100)等，此处会出现默认的模板。当勾选Timing时，后面的浏览符号可以点击，选择.csv格式的文件载入。Tips：勾选后，下方的Trigger Period和Eye Aperture会由灰色激活可选。Tips：勾选后，DQ/CA Mask会变为灰色不可勾选。Tips：默认没勾选，若勾选后，报告中会有“Worst Case Summary”。Tips：这里的意思是，选择Eye Aperture的显示形状。

2024-04-13 16:23:40 1246

原创《Sigrity SystemSI 2023+LPDDR4仿真自学笔记》（九）仿真报告的生成Report Generator （part 1）

神奇的是，它就一直保持在701，我重新选择其它的DDR规范，数值会变化，然后再次选择这个“LPDDR4-3200”，仍然自动弹出“701”，这里要注意，有坑。按我们正在仿真的DDR的版本去选择技术规范，例如选择“LPDDR4-3200”后，右侧的“AC Threshold（mV）”和“DC Threshold（mV）”会自动弹出两个电压数值。Tips：我是在拓扑图中把“Ctrl端”和“Mem端”的“Pin RLC”勾选上，此时这里才有Pkg Pin的选项，如果不勾选不知道是否会有“Pkg Pin”选项。

2024-04-13 11:30:19 2004 1

原创《高速电路设计与仿真自学笔记》（七）传输线之真实的PCB有损耗铜皮

前情提要：上一篇简述了无损耗传输线相关的定义。前文链接在实际的PCB中，走线并不是理想的表面光滑的矩形截面导体。走线通常是由铜皮蚀刻出来，，粗糙的表面了的电流，相应的也会使。当速率＞GHz以上时，趋肤深度非常薄，可以比拟导体表面上粗糙颗粒的大小，这个情况下的趋肤效应是如何分析呢？

2024-03-05 11:05:36 588

原创《高速电路设计与仿真自学笔记》（七）有损耗传输线

前情提要：上一篇简述了无损耗传输线相关的定义。前文链接。

2024-03-05 08:48:36 622

原创《高速电路设计与仿真自学笔记》（六）无损耗传输线模型

前情提要：上一篇简述了传输线相关的定义。前文链接。

2024-02-26 11:51:16 1123 1

原创《高速电路设计与仿真自学笔记》（五）传输线的定义

传输线（Transmission Line）是指用来把能量（电磁波能量和信息）从一端传送到另一端的导体结构。当信号互连的电路尺寸接近信号中设计者所关心的最高频率的波长时，互连线上不同位置的电压或电流的大小与相位均可能不相同，传输线效应就会变得显著，此时需要考虑传输线的特性，需要用到。

2024-02-22 11:12:12 1307 1

原创《高速电路设计与仿真自学笔记》（四）信号质量之传输延迟、上升下降时间、偏移、有效电平时间、抖动

前情提要：上一篇简述了信号质量过冲、回冲、振铃、边沿非单调。前文链接。

2024-02-19 17:13:14 1959 1

原创《高速电路设计与仿真自学笔记》（三）信号质量之过冲、回冲、振铃、单调性

信号完整性需要保证信号传输过程中的质量。信号质量就是设计者必须保证信号在驱动端、互连结构上，特别是接收端上的特性，避免造成功能性和稳定性方面的问题。信号质量一般包括过冲、回冲、振铃、边沿单调性等方面的问题，如图1-1所示。图1-1 数字信号波形质量2、理解部分信号质量术语①过冲(Overshoot)是信号高于信号供电电源电压Vcc的最高电压。是信号低于参考地电压Vss的最低电压。如图1-2所示。图1-2 过冲示意图通常过冲是由于信号传输路径的阻抗不连续所引起的反射造成的。

2024-02-19 11:52:46 3790 1

原创《高速电路设计与仿真自学笔记》（二）时域与频域

看过不少信号完整性的书籍，基本都逃不过时域和频域的概念理解，所以花点小时间进行一次概念梳理。●时域是信号处理中一个非常常用的概念，它表示信号随时间变化的特性。时域是真实世界，是唯一实际存在的域。时钟波形的X轴就是从时间角度测得的波形，如图1-1所示。图1-1 时钟波形●频域是信号处理中一个非常重要的概念，它通过将信号从时域转换到频域，使我们能够更好地理解和分析信号的特性。频域不是真实的，仅仅是更好的用于做信号分析的一种数学方法。时域的数字信号可以通过傅里叶变换转变为一个个频率点的正弦波的集合。

2024-02-05 14:40:48 1387 1

原创《基于高速PCB开发的仿真全流程》（一）准备阶段

本文章基于模拟项目开发的流程，假设当前接收到一个高速PCB开发的任务，我们如何开展PCB设计与仿真分析。以下案例是采用软件Cadence 2023和Sigrity 2023版本。

2024-02-04 15:56:55 1111 1

原创《高速电路设计与仿真自学笔记》（一）SI概念

按照高标准、高质量的风格记录，尽量让读者看得懂、有兴趣、看得下去。，（由于互连路径上不同位置的电压或电流的大小与相位均可能不同），此时的电路等效于多阶电路元件，被称为分布式元件。包括电压、电流在互连结构中产生的噪声、干扰及由其造成的时序影响等。在涉及到高速数字电路、集成电路、总线架构、通信系统、高频电路等领域的设计和分析。●现实世界里的数字信号并不只是0或1的表现，一定会存在从0到1或从1到0的。完整性中的互连模型都是基于集总元件和分布元件来加以描述。，此时的电路等效于一阶电路元件，被称为集总元件。

2024-02-04 14:58:18 791 1

TA关注的人

weixin_45199544的博客