Sigrity Aurora (I)--Impedance Analysis

安装Cadence 17.4 SPB，选择Sigrity Aurora 或者 Sigrity AuroraII打开PCB文件。

软件左侧找到Analysis Workflows，这里有10种workflow，但是不管哪一workflow，我们都要先做Design setup Workflow。Design setup Workflow 是为后续的其他仿真设置基本的仿真参数的，比如PCB叠构，PCB材料，DC网络（用于信号参考），Xnet，器件等。

Analysis中下拉选中Design Setup Workflow，

设置PCB叠构和材质

设置DC和GND网络

设置器件，注意J*，P*等都是器件位号前缀，如果你的设计中有其他的前缀可以在这里添加。比如你的电容是SC开头的，则可以在DISCRETE中增加SC*。

创建Xnet，（两个不同的网络通过被动器件连接，这两个网络和被动器件可以当作一个Xnet，但是前提是这个被动器件是由模型的）

再点击Refresh Design Data，使它变成绿色的勾勾。

再把当前设置好的文件另存一下。

接下来就可以开始正真的仿真流程了。

以impedance Workflow为例

在Analysis Workflows 中选择impedance Workflow流程

Analysis Modes 可以选择Directed Group 也可以选择Net Based

Directed Group：选择两个互联的器件，软件自动选择两个器件之间的互联网络。

Net Based：用户自己选择需要分析的网络。

看起来Directed Group会方便一些。以下以Directde Group 为例。选择U13 EMMC 芯片和U9 SOC。注意左侧选择U13之后，右侧的U9会自动带出。勾选U9就好了。

界面下方会显示U13和U9之间的连接网络，打勾选择需要分析的网络。点击OK。

以下是通过NetBased 选择分析网络的界面，CRTL选择网络有点击中间右相箭头，在OK即可。

Set up Analysis Options 把Detect and model the Coplanar traces 的勾打上，具体的作用还未知。

点击Start Analysis。

等待分析完成。

分析完成后，Save Analysis Results，以备后续可以调用。

选择View Impedance Tables， 就出现右侧的阻抗表。红色表示阻抗大，蓝色表示阻抗小。

双击右上表格的某一行，可以带出右下表格，右下表格是右上表格中选中的这个网络的阻抗变化表。

左下选中View impedance Visions,在右下表格中双击感兴趣的阻抗段，双击，软件会自动定位到感兴趣的走线段。

在view impedance Visions 模式下，默认是只显示被分析的网络，其他网络是DIM（暗淡）处理的，但是在检查阻抗不连续问题时势必要查看其他层。

可以选择在菜单View vision manager，在visions中把dim unselected nets的勾去掉。

这样可以比较清晰看到阻抗不连续问题是由什么引起的。