Syetem Verilog题目

本文解析了一段关于SystemVerilog中断言的时序行为,重点讲解了一个特定波形如何对应到断言property,涉及posedgeclk时钟沿触发和表达式(*2)的解释。适合深入理解SystemVerilog时序逻辑设计。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

  1. 如图,断言在那个时钟沿开始的时序可以判决成功。(19汇顶)
property test_seq_2;
    @( posedge clk ) @rose (start) |->
    ##3 ( ( a ##2 b)[*2] ) ##2 stop
endproperty
assert property(test_seq_2);

在这里插入图片描述

请添加图片描述请添加图片描述

以下哪条System Verilog断言准确描述了以下的波形? 断言必须描述出波形中用O标识出的表达式序列。
请添加图片描述
在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值