luoai_2666的博客

创建复杂数据类型，在高抽象的层次上建立验证平台，针对事物而不是某个信号。可扩展性也高。properties就相当于变量。menthod控制变量光有class没有handle是不能用的，没有在内存空间中分配SV class里没有initial和always语句，用for循环替代b就是声明句柄new()之后就分配了内存空间，b就成了对象同时有了初值，bit类型初值都是0。注意四值逻辑初始值是x。...

转换RTL功能验证，gate gdsii时序验证testcase: 包含激励响应transactor: 对数据进行处理，比如分读or写interface是SV特有的是从verilog的tb抽象出来，分层次表示经过一个cycle，把var_a赋值给din[3]router.din是tb的输出信号，不能采集没有加cb clocking就说明是异步信号posedge放在了clocking里面二值逻辑bitinterface,testbase,DUT..

功能验证 用SV SC V 易语言覆盖率驱动的随机约束激励设计师：架构-分模块写代码验证师：同时做verification plan-testbench，比RTL代码编写复杂几倍