【UG894】使用Tcl脚本完成一个项目模式工程的编译

最新推荐文章于 2025-10-14 10:50:36 发布

原创

最新推荐文章于 2025-10-14 10:50:36 发布 · 2.1k 阅读

22 ·

CC 4.0 BY-SA版权

欢迎点赞哦!

文章标签：

#vivado #tcl

本文介绍如何使用Vivado的非项目模式进行FPGA设计的编译流程，包括创建项目、添加文件、综合及实现等关键步骤，并详细解析了Tcl脚本的应用。

1.5 使用项目流程进行编译

下面的脚本演示了一个项目流程，该流程sythesis了设计并执行了一个完整的implementation，包括bit流生成。它基于Vivado安装树中提供的CPU示例设计。

//----------------------------------------------begin
这些官方资源的路径：
[vivado安装路径]\Vivado\2017.1\examples\Vivado_Tutorial

这个路径下面的run_cpu_kintex7_batch.tcl脚本就是Non-project模式的脚本，以我使用的Vivado2017.1为例，脚本内容为：

//----------------------------------------------end

用户手册中的示例脚本：

#
# STEP#1: define the output directory area.
#
set outputDir ./Tutorial_Created_Data/cpu_project
file mkdir $outputDir
create_project project_cpu_project ./Tutorial_Created_Data/cpu_project \
-part xc7k70tfbg676-2 -force
#
# STEP#2: setup design sources and constraints
#
add_files -fileset sim_1 ./Sources/hdl/cpu_tb.v
add_files [ glob ./Sources/hdl/bftLib/*.vhdl ]
add_files ./Sources/hdl/bft.vhdl
add_files [ glob ./Sources/hdl/*.v ]
add_files [ glob ./Sources/hdl/mgt/*.v ]
add_files [ glob ./Sources/hdl/or1200/*.v ]
add_files [ glob ./Sources/hdl/usbf/*.v ]
add_files [ glob ./Sources/hdl/wb_conmax/*.v ]
add_files -fileset constrs_1 ./Sources/top_full.xdc
set_property library bftLib [ get_files [ glob ./Sources/hdl/bftLib/*.vhdl ]]
#
# Physically import the files under project_cpu.srcs/sources_1/imports directory
import_files -force -norecurse
#
# Physically import bft_full.xdc under project_cpu.srcs/constrs_1/imports directory
import_files -fileset constrs_1 -force -norecurse ./Sources/top_full.xdc
# Update compile order for the fileset 'sources_1'
set_property top top