《PCIe_5_PHY_Test_Spec_Ver1.0》文档学习心得

PCIExpress架构PHY测试规范详解
原创 已于 2023-11-08 16:08:41 修改 · 1.8k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#硬件工程

于 2023-01-06 18:43:06 首次发布
文章详细介绍了PCIExpress架构中AddinCard和SystemCard的区别，以及Gen1-5的测试项目，包括发送信号质量、脉冲宽度抖动、抖动测试等。对于Gen4，重点测试1.4.5.6.8项，要求符合sigtest组织的标准。测试工具如Keysight示波器可用于自动化或手动测试，并参照《PCIE4.0测试白皮书》进行详细步骤操作。RX测试的合格标准是低误码率。

《PCI Express Architecture PHY Test Specification》

Add in Card和System Card的区分：带金手指的板卡叫add in card；带插槽的叫System Board系统板

测试项：

  1. Transmitter Signal Quality发送信号质量测试 Gen1 2 3 4 5

  2. Transmitter Pulse Width Jitter Test 发送脉冲宽度抖动测试 Gen3

  3. Transmitter Jitter Test 发送抖动测试 Gen5

  4. Transmitter Preset Test 发送预制测试 Gen3 4 5

  5. Transmitter Initial TX EQ Test 发送初始化均衡测试 Gen3 4 5

  6. Transmitter Link Equalization Test 发送链路均衡测试 Gen3 4 5

  7. Lane Margin at Gen4 5

  8. Receiver Link Equalization Test接收链路均衡测试 Gen3 4 5

  9. PLL带宽测试

针对Gen4，测试项1. 4 . 5 . 6 . 8是必测的，测试结果

最低0.47元/天 解锁文章
槐 三
关注
精选资源
PCIe_3.0_spec_pcie3.0spec_pciespec_pcie_PCIe_3.0_spec_pcie3spec_
09-29
压缩包中的"PCIe_3.0_spec.pdf"文件很可能包含了完整的PCIe 3.0规范文档，涵盖了协议层、物理层、电气接口、机械结构、电源管理以及兼容性测试等方面的技术细节。对于设计、开发、调试或维护支持PCIe 3.0的硬件和...
精选资源
PCIe协议规范合集，包括PCI-Express-Base/CEM/PHY TEST等2.0-6.0
03-25
NCB-PCI_Express_Base_6.0 NCB-PCI_Express_Base_5.0r1.0-2019-05-22 CB-PCI_Express_Base_4.0r1.0_September-29-2017-c PCI Express Base Specification Revision 3.1a ...PCIe_PHY_Test_Spec_04232019_NCB
浅谈pcie硬件验证方案
redparrot2008的博客
04-02 1644
一个典型的结构是一个root port和一个endpoint直接组成一个点对点连接对，而Switch可以同时连接几个endpoint。一个root port和一个endpoint对就需要一个单独的PCI bus。而PCI是在同一个总线上的设备共享同一个bus number。过去主板上的PCI插槽都公用一个PCI bus。PCIe的连线是由不同的lane来连接的，这些lane可以合在一起提供更高的带宽。譬如两个1lane可以合成2lane的连接，写作x2。
PCI Express Architecture PHY Test Specification
07-02
PCI Express® Architecture PHY Test Specification Revision 4.0 February 13, 2016
PCIe 5.0规范基础以及测试方法，零基础入门到精通，收藏这篇就够了
最新发布
Javachichi的博客
10-24 1363
理解PCIe 5.0的链路损耗，对于Tx/Rx测试所需要搭建的拓扑结构就会有更清楚的认识。关于CEM Tx测试带宽问题的理解，由于在系统级的测试，考虑到CEM端到端的链路损耗达到-36 dB@16GHz，原始信号(下图绿色频域谱线)经过传输测试通道的低通特性后，信号中的高频成分被相当程度的抑制(-36dB @ 16GHz)，由于示波器本身的动态范围的限制，高频成分会淹没在仪器本身的噪声中，对信号均衡和重建来说，低信噪比的高频成分并不会提升信号本身的计算精度，协会要求的33GHz带宽是一个合理的选择。
#PCIE# PHY 测试
那么菜的博客
05-03 9504
本文就PCIe PHY测试的相关内容进行简要介绍，如有读者发现问题或错误，请慷慨指出，后期也会持续修正优化，谢谢！ PCIe需要进行的测试： PHY Test Configuration Space Test Link Layer Test Transaction Layer Test Retimer Test PCIe Architecture PHY test测试是针对底层电气特性的测试，主要关注PCIe信号完整性测试。就整个PCIe系统而言，从PCIe的Root到Endpoint都...
PCIe Architecture PHY Test Specification
u013025045的专栏
02-25 5243
本文就PCIe PHY测试的相关内容进行简要介绍，如有读者发现问题或错误，请慷慨指出，后期也会持续修正优化，谢谢！ PCIe需要进行的测试： PHY Test Configuration Space Test Link Layer Test Transaction Layer Test Retimer Test PCIe Architecture PHY test测试是针对底层电气特性的测试，主要关注PCIe信号完整性测试。就整个PCIe系统而言，从PCIe的Root到Endpo...
PCI Express Base Specification Revision 5.0, Version 1.0.pdf
06-30
PCI Express Base Specification Revision 5.0, Version 1.0.pdf，最新PCIe 5.0协议1.0版本，供大家使用。
MIPI_D-PHY_Conformance_Test_Suite_(v1.00)
10-14
MIPI D-PHY Conformance Test Suite (v1.00) 是一份针对MIPI D-PHY物理层符合性测试的专业文档，旨在确保设备遵循MIPI D-PHY规范，实现高效、可靠的接口通信。MIPI（Mobile Industry Processor Interface）联盟制定...
DM9000EP_Product_v1.0.rar_DM9000_Ethernet_ethernet phy_isa 16c_
09-24
在"DM9000EP_Product_v1.0.pdf"这份文档中，用户可以找到关于DM9000EP的详细规格、功能描述、电气特性、引脚配置、接口定义、操作指南、以及故障排除等内容。而"www.pudn.com.txt"可能是下载来源的说明或者网站链接...
PCI Express Base Specification Revision 5.0 Version 1.0.pdf
09-17
PCI-Express(peripheral component interconnect express) 是一种高速串行计算机扩展总线标准，它原来的名称为 “3GIO”，是由英特尔在 2001 年提出的，旨在替代旧的 PCI，PCI-X 和 AGP 总线标准。
PCIe Gen5 Spec pdf
01-20
PCIe Gen5 Spec pdf
PCIExpressArchitectureConfigurationSpaceTestSpecificationRevision3.0.pdf
03-09
This document primarily covers PCI Express testing of all defined PCI Express Device Types and RCRBs for the standard Configuration Space mechanisms, registers, and features in Chapter 6 of the PCI Local Bus Specification and Chapter 7 of the PCI Express Base Specification (some additional tested registers are described in other specifications that are referenced in the individual test description). This specification does not describe the full set of PCI Express tests for these devices. In particular, devices must also meet the requirements and tests described in the latest versions of the following documents as well as any other tests provided by the PCI-SIG:
pcie5.0_base_spec
08-26
pcie5.0/ Readiness Notification/M-PCIe/Precision Time Measurement
PHY Interface for the PCI Express Architecture Version 2.0
01-20
PHY Interface for the PCI Express Architecture Version 2.0
PCIe-SIG Test Spec: RP DL/PL层case说明
sinat_38294441的博客
07-19 657
eda level 测试PCI-SIG compliance case
【亲测免费】 PCI Express架构物理层测试规范
gitblog_06610的博客
10-29 577
PCI Express架构物理层测试规范 去发现同类优质开源项目:https://gitcode.com/ 资源文件介绍 本仓库提供了一个重要的资源文件下载，该文件的标题为： PCI Express Architecture PHY Test Specification 该文件详细描述了PCI Express®架构的物理层测试规范，版本为4.0，发布日期为2016年2月13日。 文件内容概述 这份...
【亲测免费】 PCIe4.0 PHY测试规范文档
gitblog_06624的博客
09-26 971
PCIe4.0 PHY测试规范文档 【下载地址】PCIe4.0PHY测试规范文档 本仓库提供了一份关于PCIe4.0 PHY测试规范的文档，该文档详细描述了PCIe4.0协议的标准规范。PCIe4.0（Peripheral Component Interconnect Express 4.0）是计算机总线技术的一种，广泛...
pcie_3_0_phy_test_spec_ve
11-09
PCIe 3.0 PHY测试规范-VE是指PCIe 3.0物理层测试规范-验证工程师（Validation Engineer）使用的指南。PCIe（Peripheral Component Interconnect Express）是一种用于计算机总线的标准接口，提供了高速传输和可靠性的特性。而PHY（Physical Layer）则是物理层的意思，负责传输数据的物理信号处理。 PCIe 3.0 PHY测试规范-VE详细说明了验证工程师需要执行的测试项目和要求。这些测试主要包括： 1. 电气特性测试：测试和验证PCIe 3.0接口的电气特性，包括传输速率、电压、时钟频率、驱动器和接收器的性能等。 2. 时序分析测试：通过对传输时序进行分析，验证信号传输的正确性和准确性，确保数据的完整性和稳定性。 3. 性能测试：对PCIe 3.0接口进行传输和吞吐量的测试，以验证其在高负载和高速传输情况下的稳定性和可靠性。 4. 信号完整性测试：确保信号的完整性，防止信号失真和干扰，以及减少误码率，提高数据传输的准确性和可靠性。 5. 兼容性测试：测试PCIe 3.0接口与其他设备的兼容性，确保在不同硬件和软件环境下的互操作性。 PCIe 3.0 PHY测试规范-VE的目的是确保PCIe 3.0接口的性能和可靠性，以满足高速数据传输的要求。验证工程师可以根据这些规范进行严格的测试和验证，以确保系统的稳定性和兼容性。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值