边界扫描JTAG接口测试用例的编写

逻辑功能所有者在芯片流片后需基于《IEEESTD1149.1-2013》编写JTAG等低速接口的测试用例。由于无自研芯片的SPEC,可以从其他ICSPEC中获取ACTiming信息,如TCK的时钟边沿,TMS、TDI的建立和保持时间,以及TDO的最大延迟等,作为测试案例的约束条件。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

logic function owner需要在芯片流片后,编写好各个低速接口的test case;其中包括JTAG信号。

JTAG协议标准来源于《IEEE STD 1149.1-2013》,去官网下载需要花钱。。

在协议中看到JTAG的AC Timing需要至少满足接收设备SPEC中的指标。

因此可以在各个包含JTAG接口的IC SPEC中查看相关速率的AC Timing,eg:

编写自研芯片测试案例时,因没有SPEC参考(SPEC中的指标和约束值就来自测试案例),可以参考上述Timing项和约束值。

主要提取TCK的tH tL,TMS/TDI的建立保持时间,TDO的有效、无效输出最大延迟时间。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值