PCIe扫盲——链路初始化与训练基础（二）

最新推荐文章于 2024-09-23 14:07:22 发布
转载 最新推荐文章于 2024-09-23 14:07:22 发布 · 4k 阅读 · 15

本文深入探讨了TS1OS和TS2OS两种OrderedSets的细节，这两种信号序列由16个符号组成，用于链路初始化与训练。文章通过图表详细展示了TS1OS与TS2OS的结构及内容，为理解高速串行链路通信提供了关键信息。

转载地址：http://blog.chinaaet.com/justlxy/p/5100053532

前面的文章中提到过，Ordered Sets分别有以下几种：TS1 and TS2 Ordered Set (TS1OS/TS2OS)、Electrical Idle Ordered Set (EIOS)、FTS Ordered Set (FTSOS)、SKP Ordered Set (SOS)和Electrical Idle Exit Ordered Set (EIEOS)。其主要用于链路初始化与训练等功能。在介绍LTSSM之前，先来简单地介绍一下Ordered Sets中的TS1OS和TS2OS。

TS1OS和TS2OS类似都是由16个Symbol组成（10bit，8b/10b编码之后的Byte），其结构图如下图所示：

blob.png

其中，TS1OS的详细内容如下表所述：

blob.png

blob.png

TS2OS的详细内容如下图所示：

blob.png

PCIe设备的启动概述
xiaoheshang_123的博客
10-29 60
​：链路训练与状态机，控制PCIe链路的协商过程（Detect→Polling→Configuration→L0）。​的过程，涉及主机（RC，Root Complex）、设备（如GPU、网卡）和驱动的协同工作。​：设备完成内部初始化，加载并执行ROM Code和BL0，为链路训练做准备。​：通过LTSSM（链路训练状态机）协商链路参数，进入L0状态（正常传输）。​：PCI Express复位信号，低电平表示设备复位，高电平表示复位释放。​：设备进入复位状态，等待主机释放复位信号（PERST#拉高）。
【PCIE系统学习】Gen1/2&Gen3/4 symobl与OrderSet概念对比
helloworld573的博客
08-29 3000
这个专栏要干的事：学习PCIE理论知识，学会PCIE IP/VIP的使用。可以达到上手做项目，而不是空有理论低价收费的目的：抵制胡乱传播转载现象。版本控制：便于增加内容以及勘误v20230829。
PCIE Order Set
xusong666的博客
03-01 2331
Training Sequence是由Order Set(OS) 组成，它们主要是用于bit aligment，symbol aligment，交换物理层的参数。当data_rate = 2.5GT or 5GT 它们不会被扰码(scramble)，当date_rate = 8GT or higher 根据特殊的规则决定是否对Order Set 进行扰码。 LTSSM中使用最多的训练序列为TS1 TS2，它们一般都是连续进行发送，只可以被SKP**以及 **EIOS(2.5GT除外，因为其不支
PCIe扫盲——链路初始化与训练基础（一）
zsmcdut的博客
09-07 4450
转：http://blog.chinaaet.com/justlxy/p/5100053531 PCIe总线中的链路初始化与训练（Link Initialization & Training）是一种完全由硬件实现的功能，处于PCIe体系结构中的物理层。整个过程由链路训练状态机（Link Training and Status State Machine，LTSSM）自动完成，也就说基本没有数据链路层和事务层
PCIe扫盲——链路初始化与训练基础（三）之LTSSM
zsmcdut的博客
09-07 1901
转：http://blog.chinaaet.com/justlxy/p/5100053533 这一篇文章来简单地介绍一下链路训练状态机（Link Training and Status State Machine，LTSSM），并简要地介绍各个状态的作用和实现机制。 LTSSM有11个状态（其中又有多个子状态），分别是Detect、Polling、Configuration、Recovery，L0、L0s、L1
PCIe扫盲（七）
Liuqz2009的专栏
09-19 5087
需要注意的是，PCIe Spec 只是规定了物理层需要实现的功能、性能与参数等，至于如何实现这些却并没有明确的说明。），由于是伪随机码，所以只要发送端和接收端采用相同的算法和种子，接收端便可以轻松地恢复出数据。如上图所示，接收端的逻辑基本上都是与发送端相对应的相反的操作。当然，这些控制字符只用于物理层之间的传输，接收端的设备的物理层接收到这些数据后，会将这些控制字符去除，再往上传到其数据链路层。的物理层逻辑部分，可能会与其他的厂商的设备的物理层实现方式有所差异，但是设计的目标和最终的功能是基本一致的。
PCIe扫盲（13）
最新发布
Liuqz2009的专栏
09-23 2409
PCIe总线定义的与功耗管理功能（Power Management，PM）相关的主要有：PCI-Compatible PM、Native PCIe Extensions、Bandwith Management和Event Timing Optimization。其中，PCI-Compatible PM是一种在软件上和硬件上都与PCI-PM（定义在ACPI Spec中）兼容的模式，其要求PCIe设备的每个Function都包含PCI Power Management Capability寄存器。
PCIe扫盲（九）
Liuqz2009的专栏
09-19 2226
FPGA发展到今天，SerDes) 基本上是标配了。从PCI到，从 ATA 到SATA，从并行 ADC 接口到JESD204，从 RIO 到Serial RIO，……等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树，并不能够解释SerDes是怎么工作的。而本文也主要是基于和ECP5的SerDes UG，来简单地介绍一下的一些基本特性。如需深入了解SerDesSerDes 扫盲，以及本文附件中的硕博论文。
PCIe扫盲（六）
Liuqz2009的专栏
09-18 1783
因此，发送端只能先尝试发送，期间可能会被插入多个等待周期（接收设备尚未就绪等原因），甚至是重发（具体可以参考 PCIe 的 Spec ，这里不再详细介绍，下面给出。这样的机制，因此发送端并不知道当前时刻，接收端能否接收对应的。是可选的，只有当被配置为使能的时候才会被初始化。在进行初始化的时候，接收端需要向发送端报告（初始化之后，相邻的两个设备之间会周期性的通过。只在相邻的数据链路层之间传输，但是相关的。初始化开始时，其会被自动的初始化。的周期表格（根据公式计算的结果）。中的系数，但实际上他们的值是一样的。
PCIe扫盲（10）
Liuqz2009的专栏
09-20 2281
前面的文章提到过，PCI总线中定义两个边带信号（PERR#和SERR#）来处理总线错误。其中PERR#主要对应的是普通数据奇偶校检错误（），而SERR#主要对应的是系统错误（具体如下：普通的数据奇偶校检错误——通过PERR#报告在多任务事务（，又称为）时的奇偶校检错误——通过SERR#报告地址和命令的奇偶校检错误——通过SERR#报告其他错误——通过SERR#报告一个简单的例子如下图所示：PCIe作为一种高速串行总线，取消了PCI总线中的这两个边带信号，采用错误消息的方式来实现错误报告。
PCIE链路初始化&训练
zdx19880830的专栏
11-06 1114
PCIE链路初始化&训练概述 链路初始化过程是指链路从Power-On或者复位后到完全工作L0状态的过程。 概述 链路初始化和训练是由物理层控制的纯硬件过程，主要配置和初始化设备链路和端口，目的是在链路上进行正常的包通信。 ...
【PCIE】链路训练的TS训练序列解释
逆风水手的博客
07-07 3493
TS1和TS2有序集合是PCIe（Peripheral Component Interconnect Express）协议中使用的一种特殊数据包格式。这些有序集合用于在PCIe链路的训练阶段进行通信和控制。TS1（Training Sequence 1）有序集合：TS1有序集合是一个8个字符长的数据包，用于在链路训练开始时进行初始化和同步。TS2（Training Sequence 2）有序集合：TS2有序集合是一个32个字符长的数据包，用于进一步训练和调整链路的参数，以提高数据传输的可靠性和性能。
PCIe 链路训练学习---------Training Sequence （TS1 TS2序列）
热门推荐
DAzhutizi_a的博客
09-07 1万+
TS1/TS2 = 16 Symbol 1 Symbol = 8/10b编码之后TS 序列 FTS SDP等属于控制Symbol 还有数据Symbol1、TS1序列N_FTS:FTS序列的个数，不同的PCIE链路需要使用不同数目的FTS序列，才能使接收端的PLL锁定接收时钟。2、TS2序列 （标记出与TS1序列的区别）
【PCIE体系结构十二】链路训练的相关基础前菜
highman110的博客
05-26 4002
详解PCIE物理层控制字符和有序集
PCIE的ordered-set(TS/SKP/EIOS/FTS)
cy413026的博客
07-25 6480
由COM开头组成的一系列字符，组成了有序集（Ordered Sets），用于链路管理等特殊功能。注意：不同于数据流的字节拆分到各个lane上，有序集是需要在每条lane上同时发送的。前面我们讲过字节流经过字节拆分后分布到不同的lane上发送。Spec要求数据流对齐，PAD字符就是在不对齐的情况下填充用。如下图X8的链路，红色框线中填充了4个PAD字符。SKP、IDL、FTS、EIE字符都是是某个特殊功能有序集的一部分。COM字符用作有序集的首字符。
PCIE-TS1/TS2
juvenilexhq的博客
08-21 2896
1.标准TS1/TS2 2.EQ TS1/TS2 3.Modified TS1/TS2 Modified TS1/TS2 是什么？Modify了什么？为什么要Modify？非 PCIe 协议运行在 PCIe PHY 上或发送 TS Message 时，在 LTSSM 部分子状态采用 Modified TS1/TS2。允许发送 Modified TS1/TS2 的 LTSSM 子状态有 Cfg.Lanenum.Wait、Cfg.Lanenum.Accept、Cfg.Complete。在此之前的，必须在
PCIe链路初始化训练过程与关键技术解析
本文围绕“PCIe链路初始化训练”这一主题，深入剖析其核心技术流程与实现机制，涵盖从物理层自动启动链路训练到LTSSM（Link Training and Status State Machine）状态机控制的全过程，并详细解析Bit Lock、Symbol ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值