10g subsystem以太网IP上电默认无GTX参考时钟

最新推荐文章于 2025-04-24 16:00:56 发布
最新推荐文章于 2025-04-24 16:00:56 发布
阅读量316 收藏 1
点赞数 2
分类专栏： FPGA 万兆网FPGA&rdma 100G 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/jingjiankai5228/article/details/142267596
版权

有时硬件方案设计万兆网IP 10G subsystem ip默认无gtx参考时钟，而是通过上电完成后通过配置时钟芯片输出参考时钟，实际测试发现即使配置时钟芯片提供了参考时钟之后，万兆网IP依旧无法正常工作

解决方法：由于QPLL再时钟稳定后没有对common进行复位操作，只需时钟稳定之后给QPLL common一个复位信号即可

xilinx 10G Ethernet Subsystem IP 使用
baidu_34971492的博客
01-09 1778
此时，只需其中 1 个 IP 核内部的共享资源（MMCM、QUADPLL、GTX 参考时钟等）便可以满足所有 IP 核的需求，即选择将共享资源包含在 IP 核内部。当设计中只包含 1 个此 IP 核时，应当将可共享的逻辑资源和硬件模块包含在 IP 核内部，这样会减少所生成的模块数量，简化设计。将IP 核AXI-Stream 的用户数据接口位宽设为 64bit，此时对应用户接口时钟频率为 156.25MHz。将 GTX 动态重配置端口 DRP 的时钟设为 100MHz， Debug 功能不作使用，如下图。
Xilinx IP 10 Gigabit Ethernet Subsystem IP接口说明
baidu_34971492的博客
10-25 920
正常帧传输的时序如图 3-10 和图 3-11 所示。当客户端想要传输帧时，它会断言s_axis_tx_tvalid并将数据和控件置于同一时钟周期中的s_axis_tx_tdata和s_axis_tx_tkeep。对于传输数据s_axis_tx_tdata，端口在逻辑上分为通道 0 到通道 3（用于 32 位接口）（请参阅表 3-3），或通道 0 到通道 7（用于 64 位接口）（请参阅 表 3-4），s_axis_tx_tkeep字的相应位表示s_axis_tx_tdata上的有效数据。
axi-10g-ethernet-教程与笔记习题
05-18
axi-10g-ethernet IP Product Guide
10GUDP协议栈 MAC层设计-（1）10G Ethernet PCS/PMA
sqzjiayou的博客
04-29 3134
对于10G以太网MAC层的实现，Xilinx提供了 3种IP核，分别是 10G Ethernet MAC、10G Ethernet PCS/PMA、10G Ethernet Subsystem。本篇简要介绍10G Ethernet PCS/PMA IP核的使用，以及XGMII接口的主要时序。（1）选择XGMII的位宽为64bit，DRP的时钟为100M.（2）将共享逻辑饱汉子例子工程中参考：PG0687系列需要提供156025MHz的时钟64bit数据位宽的XGMII接口包含Data Bus、Control
10G Ethernet Subsystem IP核报下面严重警告，怎么办？
最新发布
yundanfengqing_nuc的专栏
04-24 222
解决方法：点以太网IP核，选择Re-customise IP，然后重新生成bit文件，警告消失。
10G以太网接口（二）：接口的基本结构
maimang1001的专栏
11-09 3401
由于人工码字太慢，所以文章的更新会比较的慢，以太网接口系列估计要花个一两周时间才能更新完。作为IP核手册翻译大师，接下来就真正开始翻译Xilinx的IP核手册了。上回说到设计接口所需要的一些基本知识，如果忘记了的可以回过头去看看⬇️。本篇文章主要讲讲10G以太网接口的基本结构，本质上还是属于该掌握的基本知识，还没有涉及到设计的部分。但是本部分大量参考自Xilinx的IP核手册，具体参考可详见文章末尾。
10G 以太网开发，包含MAC + PCS/PMA以及时序约束
m0_50377668的博客
04-27 3933
每一层实现各自的功能和协议，并完成与相邻层的接口通信。对于 udp_ip 的例化时，设置本地的 ip 地址，也就是开发板的 IP 地址为192.168.0.2，本地的 MAC 地址为 000a3501fec0，目的 IP 地址设置为 192.168.0.3，源端口和目的端口都设置为 8080。udp_ip-----------------------------------------------------------udp协议转换，负责将用户数据转换为10g_ethernet的数据接口接受的数据。
万兆网、10G ethernet subsystem IP核
Kevin
10-23 8016
随着FPGA在数据中心加速和Smart NIC在SDN和NFV领域的广泛应用，基于以太网接口的FPGA开发板越来越受到关注。而更高速率的以太网接口技术则是应用的关键，本文将详细介绍基于FPGA的10G以太网接口的原理及调试技术。 10G以太网接口简介 1、10G以太网结构 10G以太网接口分为10G PHY和10G MAC两部分。如下图所示。 本设计中使用了Xilinx公司提供的10G...
UltraScale+的10G/25G Ethernet Subsystem IP核使用
m0_56222647的博客
04-19 6155
前面我们学习了很多基于XILINX 7系列的高速接口使用，本文将介绍xilinx UltraScale+的10G/25G Ethernet Subsystem IP核的使用。大体使用与7系列相差无几，甚至更加简单。大家如果看过7系列那部分的内容，这个上手非常快。
10G_Ethernet_02 10G Ethernet Subsystem 简介
比特电子工作室
11-27 8971
目录 1 10G Ethernet MAC 2 10G Ethernet PHY 2.1 10GBASE-R 2.2 10GBASE-KR 10G 以太网子系统框图如图所示， 子系统(注： 10G Ethernet Subsystem 下文均称子系统)主要由 10Gbs 以太网 MAC、（PHY） 物理编码子层（PCS）物理和物理媒介适配层（PMA） 组成，从概念上与千兆、百兆以太网是一样的。 以太网 MAC ： 10 Gigabit Ethernet MAC 提供 AXI4-...
【10G以太网】10G Ethernet Subsystem 学习记录
热门推荐
qq_41186941的博客
03-12 1万+
10G Ethernet Subsystem 学习记录 说明：本文摘自 V3学院 尤老师的培训班笔记，仅用于个人学习，不用于任何商业用途。 满足个人在公交车上或者其他需要不得不等待的时间段内学习的需要。 10GBASE-R 是一种使用 64B/66B 编码，数据流为 10.3125Gbit/s。一般情况下参考时钟为156.25M。为什么？ 10312.5/156.25=66 每1bit的时钟为10.3125Gbit/s,那么如果是每66bit为一个数，那么其采样时钟就是10312.5/66=156
10G_Ethernet_04 10G Ethernet Subsystem IP 的快速验证(万兆以太网IP的快速验证)
比特电子工作室
12-01 5450
由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此：https://blog.youkuaiyun.com/qq_33486907/article/details/110180317《10G_Ethernet_01 万兆以太网设计引言》 目录 1 验证方案 2 验证实验 3 如何验证自研板卡的 10G 以太网的功能 3.1 PCS 环回的作用 3.2 对误码率的测试 对 IP 进行快速验...
10g gtx 光纤通信测试_S03-CH05_UDP 万兆光通信
weixin_35715335的博客
01-26 3198
软件版本:VIVADO2017.4操作系统:WIN10硬件平台:MK7160FA5.1概述MK7160FA 开发板的4路SFP+光口均与xc7k160T芯片的GTX 串行收发器连接。使用 FFG676 封装的xc7k160t可以支持高达 12.5Gb/s 的传输速率。因此，在MK7160FA 开发板上可以实现万兆光纤以太网传输。在 MK7160FA 开发板中实现万兆网 UDP 传输的基本逻辑框架如...
ZYNQ使用10G Ethernet Subsystem万兆网光通信
wangjie36的博客
11-19 7048
一，10G Ethernet Subsystem IP原理和硬件定义 uiudp_stack是一个“黑盒子”负责处理 ARP 以及 UDP IP 通信协议，上层协议是用户实际收发的有效数据部分，“10G Ethernet Subsystem IP"核负责处理以太网数据通过GTX高速串行接口传输。 SFP 屏蔽笼插入千兆 SFP 转 RJ45 电口或者光模块，SFP 信号定义如下图： 二，10G Ethernet Subsystem IP 配置 1，Ethernet Standa...
【SOPC学习笔记 】IP核篇 - 10G Ethernet Subsystem
qq_52232197的博客
04-09 672
本文重点从10G Ethernet Subsystem IP核的配置选项和主要引脚说明两大方面入手，希望能为大家提供一个清晰的入门指引。
基于10G Ethernet subsystem 的简易万兆光纤通信
weixin_45284871的博客
01-04 2910
HUAWEI的02310SNN光模块、xlinx vc709开发板最开始我在sfp1和sfp2的macengine上都用了gtcommon，即例化了两次axi_10g_ethernet_0_shared_clocking_wrapper，同一个quad中重复使用GT_COMMON，导致错误。一个quad只能有一个gtcommon。
10G Ethernet Subsystem 基于K7芯片的UDP通讯
踩着马桶吃甜筒！
03-07 2459
以太网：以太网是一种广泛应用于计算机网络中的通信协议，它定义了数据在局域网中的传输方式和规范。以太网在局域网中得到广泛应用，支持高速数据传输和实时通信。FPGA（Field-Programmable Gate Array）：FPGA是一种可编程逻辑器件，具有灵活性和可重构性。它由一系列可编程的逻辑单元和可编程的连线资源组成，可以根据需要重新配置和重新编程，实现不同的数字电路功能。Vivado开发套件：Vivado是Xilinx公司提供的一套综合设计工具，用于FPGA和SoC系统的设计、仿真、综合和实现。
FPGA基于10G Ethernet Subsystem的10G UDP网络通信，支持巨型帧，提供8套工程源码和技术支持
qq_41667729的博客
04-26 6285
FPGA基于10G Ethernet Subsystem的10G UDP网络通信，支持巨型帧，提供8套工程源码和技术支持
10G/25G Ethernet Subsystem（一）（内回环）
Y__Yshans的博客
12-16 7842
在Xilinx官方文档中（PG210-25G-ethernet）找到自己要的信息，我这里几乎没有去动IP核什么参数，主要是通过这个IP去完成内回环以及外回环的仿真以及上板调试（另一篇文章），通过实现这个去了解整个FPGA开发流程。
以太网 PMA FPGA Vrilog
03-17
<think>好的，用户想查找与以太网PMA（物理媒体附件）相关的FPGA实现或Verilog代码。首先，我需要回顾用户提供的引用内容，看看是否有相关的信息。引用1到4提到了不同的FPGA型号和以太网实现方案，特别是Xilinx的10G/25G和1G/2.5G方案。用户提到的PMA属于物理层，而Xilinx的Ethernet Subsystem和PCS/PMA方案可能包含PMA的实现。 接下来，我需要确定Xilinx官方是否提供了PMA的IP核，比如10G/25G Ethernet Subsystem或1G/2.5G PCS/PMA。这些IP核通常包括Verilog或VHDL代码，但可能不是开源的，需要用户通过Vivado生成。用户提供的引用中，引用1和2都提到了使用Xilinx的官方方案，所以这些可能是关键点。 另外，用户可能需要参考Xilinx文档，比如PG068和PG047，来了解如何配置和使用这些IP核。同时，用户可能需要自己编写部分代码与PMA IP核接口，比如时钟管理和数据对齐。引用3提到了纯VHDL代码的TCP/IP协议栈，但PMA部分可能还是依赖于官方IP。 最后，用户可能需要注意硬件兼容性，如FPGA型号、开发板的光口和支持的速率。在回答时，要分步骤说明方案选择、代码实现、参考设计以及注意事项，并生成相关问题帮助用户深入理解。</think>### 以太网PMA的FPGA实现方案 以太网PMA（物理媒体附件）是IEEE 802.3标准中定义的低层物理层接口，主要负责信号调制、时钟恢复和物理介质驱动。以下是基于Xilinx FPGA的实现方案和设计要点： --- #### 1. **方案选择与IP核调用** Xilinx官方提供了针对不同速率的以太网PMA/PCS IP核，例如： - **10G/25G Ethernet Subsystem**：支持10G/25G速率，集成PMA和PCS功能，通过GTY高速接口实现光模块驱动[^1][^3]。 - **1G/2.5G Ethernet PCS/PMA or SGMII**：适用于1G/2.5G速率，支持SFP光口和SGMII协议，通过GTX接口实现数据传输[^2]。 调用方法： - 在Vivado中通过IP Catalog搜索对应IP核（如“Ethernet 10G/25G Subsystem”）。 - 配置IP参数（速率、协议类型、接口类型等），生成RTL代码（Verilog或VHDL）[^2]。 --- #### 2. **核心代码实现** PMA部分通常由IP核自动生成，但需手动实现以下模块： - **时钟管理**：使用MMCM/PLL生成PMA所需的参考时钟。 ```verilog // 例：生成156.25MHz时钟（10G以太网） clk_wiz_0 clk_gen ( .clk_in1(sys_clk), .clk_out1(clk_156m), .reset(sys_reset) ); ``` - **GT高速接口配置**：通过原语（Primitive）调用GT收发器。 ```verilog // 例：GTY收发器初始化 gtwiz_0 #(.LANES(1)) gty_inst ( .gtwiz_userclk_tx_active(1'b1), .txdata(tx_data), .rxdata(rx_data) ); ``` - **数据对齐与补偿**：实现弹性缓冲（Elastic Buffer）以解决跨时钟域问题[^4]。 --- #### 3. **参考设计与文档** - **Xilinx官方示例**： - 10G PMA参考设计：[PG068: 10G/25G Ethernet Subsystem LogiCORE IP Product Guide](https://docs.xilinx.com)。 - 1G PMA参考设计：[PG047: 1G/2.5G Ethernet PCS/PMA or SGMII LogiCORE IP Product Guide](https://docs.xilinx.com)[^2]。 - **关键参数**： - 10G PMA需配置为64b/66b编码，线速率为10.3125 Gbps。 - 1G PMA支持8b/10b编码，线速率为1.25 Gbps（SGMII）。 --- #### 4. **验证与调试** - **环回测试**：通过内部环回（Internal Loopback）验证GT收发器功能。 - **ILA调试**：插入Integrated Logic Analyzer（ILA）抓取PMA接口信号。 ```tcl # 例：在Vivado TCL控制台中插入ILA create_debug_core ila_0 ila set_property port_width 32 [get_debug_ports ila_0/probe0] ``` --- #### 5. **硬件兼容性要求** - FPGA需支持高速收发器（如Kintex UltraScale的GTY或Virtex-7的GTX）[^1]。 - 开发板需提供SFP/SFP+光口，并支持对应速率（如10G Base-SR光模块）[^3]。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值