VHDL
关注
分享
扫一扫
分享VHDL语法使用
FPGA_Linuxer
这个作者很懒，什么都没留下…
展开
-
VHDL resize用法
resize用于转换位宽，使用时如果原始数据是std_logic_Vector 需要先转成UNSIGNED SIGNED之类的类型原创 2021-03-28 21:59:00 · 2822 阅读 · 0 评论 -
VIVADO vhdl verilog 实现矩阵运算
FPGA开发过程中可能用到矩阵算法运算，这里介绍一个相对比较简单的方式比如一个32*32的矩阵结构为：我们可以用两个RAM和一个运算单元及一个输出缓存RAM进行缓存结果：具体的框架为下入所示：存放的顺序为：程序主要就是地址的控制了，我们可以用3个简单的计数器，通过控制好取数的坐标即可：注意高低位的顺序，验证：对于这种大位宽的数据运算的设计，最好借用matlab产生测试数据，然...原创 2020-05-05 15:44:48 · 8484 阅读 · 4 评论