ZYNQ使用10G Ethernet Subsystem万兆网光通信

最新推荐文章于 2025-04-09 17:36:33 发布
置顶 最新推荐文章于 2025-04-09 17:36:33 发布
阅读量7.4k 收藏 58
点赞数 2
CC 4.0 BY-SA版权
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/121413037
本文介绍了如何使用ZYNQ FPGA的10G Ethernet Subsystem IP进行万兆网光通信。内容包括IP原理、硬件定义、配置选项、用户接口和使用流程，特别强调了AXI-Stream接口、SFP信号定义以及10G Ethernet Subsystem的配置细节，如1588同步功能的选择和共享逻辑资源的管理。

一，10G Ethernet Subsystem IP原理和硬件定义

uiudp_stack是一个“黑盒子”负责处理 ARP 以及 UDP IP 通信协议，上层协议是用户实际收发的有效数据部分，“10G Ethernet Subsystem IP"核负责处理以太网数据通过GTX高速串行接口传输。

 SFP 屏蔽笼插入千兆 SFP 转 RJ45 电口或者光模块，SFP 信号定义如下图：

 二，10G Ethernet Subsystem IP 配置

1，Ethernet Standard

了解本专栏 订阅专栏 解锁全文 超级会员免费看
10G_Ethernet_04 10G Ethernet Subsystem IP 的快速验证(万兆以太网IP的快速验证)
比特电子工作室
12-01 5957
由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此：https://blog.youkuaiyun.com/qq_33486907/article/details/110180317《10G_Ethernet_01 万兆以太网设计引言》 目录 1 验证方案 2 验证实验 3 如何验证自研板卡的 10G 以太网的功能 3.1 PCS 环回的作用 3.2 对误码率的测试 对 IP 进行快速验...
ZYNQ多网口扩展实战：基于AXI Ethernet的工业网络方案
最新发布
QQ_778132974的博客
09-23 329
通过ZYNQ的PS-PL协同设计和AXI Ethernet IP核，我们可以灵活地扩展多网口功能，满足各种工业应用场景的需求。本文介绍的方法不仅适用于千兆以太网，还可以扩展到其他类型的网络接口。关键是要充分理解硬件架构正确配置软件环境，并进行细致的性能优化。希望本文能为你在ZYNQ多网口开发中提供有价值的参考。欢迎在评论区留言讨论你在多网口开发中遇到的问题和经验！
udp_ip_stack3.zip
01-07
verilog实现,已经上板调试过，百兆没有问题，千兆需要做好约束，主要包括IP、ICMP、ARP、UDP各模块
axi-10g-ethernet-教程与笔记习题
05-18
axi-10g-ethernet IP Product Guide
10GUDP协议栈 MAC层设计-（1）10G Ethernet PCS/PMA
sqzjiayou的博客
04-29 3556
对于10G以太网MAC层的实现，Xilinx提供了 3种IP核，分别是 10G Ethernet MAC、10G Ethernet PCS/PMA、10G Ethernet Subsystem。本篇简要介绍10G Ethernet PCS/PMA IP核的使用，以及XGMII接口的主要时序。（1）选择XGMII的位宽为64bit，DRP的时钟为100M.（2）将共享逻辑饱汉子例子工程中参考：PG0687系列需要提供156025MHz的时钟64bit数据位宽的XGMII接口包含Data Bus、Control
Xilinx zynq万兆网使用与优化
黑客三遍猪
08-27 5034
方法 使用vivado2015.2.1和petalinux2015.2.1，采用axi-10g-ethernet IP核，这个IP核感觉现在xilinx已经不在维护了，搞了一个米联的开发板做测试，这个版本的linux内核感觉有bug，后期升级到新版的petalinux，现在已经是2019.1了。 测试 线程绑核之后的速度是91MB/s，未绑核的速度是77MB/s，zynq上PS端的千兆网我测试过是...
UDP网口(6)10G subsystem Ethernet IP实现万兆以太网通信
FPAGer
01-02 2250
使用xilinx的10G以太网IP核实现10G以太网协议，与PC通过标准的万兆以太网网卡实现上下位机通信。
万兆网、10G ethernet subsystem IP核
Kevin
10-23 8422
随着FPGA在数据中心加速和Smart NIC在SDN和NFV领域的广泛应用，基于以太网接口的FPGA开发板越来越受到关注。而更高速率的以太网接口技术则是应用的关键，本文将详细介绍基于FPGA的10G以太网接口的原理及调试技术。 10G以太网接口简介 1、10G以太网结构 10G以太网接口分为10G PHY和10G MAC两部分。如下图所示。 本设计中使用了Xilinx公司提供的10G...
10G_Ethernet_01 万兆以太网设计引言
比特电子工作室
11-26 8125
目录 1 简介 2 万兆以太网简介 1 简介 从本片文章开始，笔者将给读者带来一个全新系列的文章，系统地讲解万兆以太网的设计原理、设计思路。内容包含万兆以太网的MAC/PCS/PMA简介以及UDP/ARP协议在万兆以太网中的实现，最后将设计融入到FPGA中，并上板进行验证。涉及到使用的主要器件包含XILIXN的FPGA,开发环境为VIVADO2018.2等。 2 万兆以太网简介 在日常生活中，最为常见的以太网接口均为百兆或千兆以太网口，如笔记本电脑或台式机的...
10G Ethernet Subsystem 基于K7芯片的UDP通讯
踩着马桶吃甜筒！
03-07 3017
以太网：以太网是一种广泛应用于计算机网络中的通信协议，它定义了数据在局域网中的传输方式和规范。以太网在局域网中得到广泛应用，支持高速数据传输和实时通信。FPGA（Field-Programmable Gate Array）：FPGA是一种可编程逻辑器件，具有灵活性和可重构性。它由一系列可编程的逻辑单元和可编程的连线资源组成，可以根据需要重新配置和重新编程，实现不同的数字电路功能。Vivado开发套件：Vivado是Xilinx公司提供的一套综合设计工具，用于FPGA和SoC系统的设计、仿真、综合和实现。
基于zynq的千兆网udp项目_一种基于ZYNQ的四路万兆以太网安全交换机的制作方法...
weixin_39534149的博客
12-19 901
本实用新型涉及网络安全、网络通信技术领域，尤其是一种基于ZYNQ的四路万兆以太网安全交换机，适用于大中型企业的交换网络。背景技术：随着互联网的高速发展，传统的以太网交换机在功能和性能上已不能满足要求，而大容量、高性能、高安全等以太网交换机的需求日益增长，以太网交换机朝着高速化方向发展。作为衡量网络性能的重要标准之一，速率是以太网交换机等设备发展的重要方向。为满足用户快速增长的需求，以太网速率从最初...
【10G以太网】10G Ethernet Subsystem 学习记录
热门推荐
qq_41186941的博客
03-12 1万+
10G Ethernet Subsystem 学习记录 说明：本文摘自 V3学院 尤老师的培训班笔记，仅用于个人学习，不用于任何商业用途。 满足个人在公交车上或者其他需要不得不等待的时间段内学习的需要。 10GBASE-R 是一种使用 64B/66B 编码，数据流为 10.3125Gbit/s。一般情况下参考时钟为156.25M。为什么？ 10312.5/156.25=66 每1bit的时钟为10.3125Gbit/s,那么如果是每66bit为一个数，那么其采样时钟就是10312.5/66=156
10G_Ethernet_02 10G Ethernet Subsystem 简介
比特电子工作室
11-27 9493
目录 1 10G Ethernet MAC 2 10G Ethernet PHY 2.1 10GBASE-R 2.2 10GBASE-KR 10G 以太网子系统框图如图所示， 子系统(注： 10G Ethernet Subsystem 下文均称子系统)主要由 10Gbs 以太网 MAC、（PHY） 物理编码子层（PCS）物理和物理媒介适配层（PMA） 组成，从概念上与千兆、百兆以太网是一样的。 以太网 MAC ： 10 Gigabit Ethernet MAC 提供 AXI4-...
【SOPC学习笔记 】IP核篇 - 10G Ethernet Subsystem
qq_52232197的博客
04-09 2056
本文重点从10G Ethernet Subsystem IP核的配置选项和主要引脚说明两大方面入手，希望能为大家提供一个清晰的入门指引。
学习理解10G Ethernet Subsystem之IEEE1588
gzy0506的博客
01-12 1878
1588大多是走在报文中，主要通过一些报文交互来完成同步过程，对于设备的要求分类和状态机的运用，让整个系统可以知道自己处在什么状态，也可以手动设置自己的同步优先级顺序。1588简单来说是在用端到端的报文交互来确认彼此状态，计算环路时延然后进行同步，在这个过程中有两个假设：1.在时钟源设备和受时钟设备之间，网络报文传输时间是对称的。也就是说一个报文从时钟源设备到受时钟设备的传输时间等于报文从受时钟设备到时钟源设备的传输时间相同。2.在 PTP 报文交换过程当中，本地时钟的漂移可以忽略不计。
Xilinx FPGA 10G Ethernet Subsystem example
青城扬沙的博客
09-18 2005
The 10G Ethernet subsystem provides 10 Gb/s Ethernet MAC, Physical Coding Sublayer(PCS) and Physical Medium Attachment (PMA) transmit and receive functionality over anAXI4-Stream interface.
基于10G Ethernet subsystem 的简易万兆光纤通信
weixin_45284871的博客
01-04 3257
HUAWEI的02310SNN光模块、xlinx vc709开发板最开始我在sfp1和sfp2的macengine上都用了gtcommon，即例化了两次axi_10g_ethernet_0_shared_clocking_wrapper，同一个quad中重复使用GT_COMMON，导致错误。一个quad只能有一个gtcommon。
xilinx 10G Ethernet Subsystem IP 使用
baidu_34971492的博客
01-09 2247
此时，只需其中 1 个 IP 核内部的共享资源（MMCM、QUADPLL、GTX 参考时钟等）便可以满足所有 IP 核的需求，即选择将共享资源包含在 IP 核内部。当设计中只包含 1 个此 IP 核时，应当将可共享的逻辑资源和硬件模块包含在 IP 核内部，这样会减少所生成的模块数量，简化设计。将IP 核AXI-Stream 的用户数据接口位宽设为 64bit，此时对应用户接口时钟频率为 156.25MHz。将 GTX 动态重配置端口 DRP 的时钟设为 100MHz， Debug 功能不作使用，如下图。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值