PCB噪声是如何产生的？

在数字电路运行过程中，电磁干扰现象时有发生，其中电源线和地线上的噪声是关键诱因。借助示波器，能清晰观测到这些明显的噪声电压，然而多数人虽知晓其为电磁干扰之源，却对解决方法茫然无措。故而，深入探究噪声产生机制成为消除噪声的首要任务。

先看电源线上的噪声。典型门电路输出级在高低电平切换时呈现特殊状态。当输出为高电平，Q3 导通、Q4 截止；输出为低电平时，Q3 截止、Q4 导通，这两种状态使电源与地间呈高阻抗，限制了电源电流。而在状态转换瞬间，Q3 和 Q4 会同时导通，瞬间在电源与地间形成短暂低阻抗，产生 30 至 100 mA 的尖峰电流。当门输出从低电平转为高电平时，电源除维持输出电流，还需为寄生电容充电，致使电流峰值达饱和。因电源线存在电感，电流突变便产生感应电压，形成电源线上的噪声，且因电源线阻抗，会伴有电压短暂跌落。

地线上的噪声与电源线噪声相伴而生。尖峰电流产生时，地线上也有电流流过。尤其在输出电平从高变低时，寄生电容放电，地线上峰值电流更大。由于地线也有电感，同样会感应出电压，即地线噪声。电源线与地线上的噪声不仅影响电路正常运行，还会引发较强电磁辐射。从噪声电压波形来看，电源电流 “Icc” 在不同输出状态幅值有别，输出电平转换时电流突变且与寄生电容充放电相关；电源电压 “Vcc” 在 “Icc” 突变时因电源线电感产生感应电压；地线电流 “Ig” 受电源线电流与寄生电容放电影响，输出电平转换时也有突变且在高电平转低电平时因寄生电容放电峰值更大；地线电压 “Vg” 则在 “Ig” 突变时由地线电感产生感应电压。

针对电源线电感量导致的噪声问题，可采用储能电容应对。储能电容能在芯片电路输出状态变化时提供所需大电流，有效限制电流突变，从而减小感应噪声电压与辐射。在布线时，储能电容应靠近芯片，以缩小供电回路面积，缩短与芯片电源端和地线端的走线。为此，可选用电源引脚与地引脚靠近的芯片，减少芯片自身引脚与线路板走线长度总和，避免使用芯片安装座及表面安装形式芯片等。此外，每个芯片的储能电容放电后需及时补充电荷，可通过二级储能电容提供。线路板芯片较少时，在电源线入口处设一只容量为芯片储能电容总容量 5 倍以上的钽电容作为二级储能电容即可；芯片较多时，每 5 至 10 片芯片设置一个二级储能电容，且要确保串联电感尽量小，不宜使用铝电解电容。通过这些措施，可有效降低数字电路中电源线和地线上的噪声，提升电路稳定性与电磁兼容性。