15、异步电路时钟域桥接与功耗降低技术

异步电路时钟域桥接与功耗降低技术

时钟域桥接设计

在全局异步局部同步（GALS）系统中，为了实现时钟域的桥接，提出了几种快速缓冲器的设计方案。这些设计基于两个知名的理念：流水线同步和捕鼠器缓冲器。

首先，将这两个理念结合，得到了具有时钟相位同步的设计。随后，又对该设计进行了两次改进：
- 第一次改进 ：用时钟边缘同步取代时钟相位同步。这一转变减少了同步开销，使最大时钟频率提高了约 50%。不过，由于捕鼠器缓冲器单元设计的不对称性，同步缓冲器的读取部分比写入部分快约 25%。
- 第二次改进 ：利用捕鼠器缓冲器单元的锁存控制执行四阶段握手协议这一特点，该协议从空桶到达时开始。因此，通过在捕鼠器单元的锁存控制中加入四阶段同步组件，可以同步空桶的到达。这一转变再次减少了同步开销，但由于该单元仅同步空桶的到达，所以只能用于缓冲器的写入部分。结果是，新的写入部分性能与读取部分大致相同。

以下是不同设计的最大时钟频率对比表格：
| 设计 | 写入侧（MHz） | 读取侧（MHz） |
| ---- | ---- | ---- |
| 时钟相位 | 316 | 403 |
| 时钟边缘 | 478 | 588 |
| 集成 | 581 |

第一次改进与自定时缓冲器单元的设计无关，可应用于任何流水线同步设计；而第二次改进则仅限于捕鼠器缓冲器中的流水线同步。

对于集成写入同步单元，由于其写入邻域是自由运行单元，扩展的定时要求并非自动满足。可以在 UE4 组件后插入一个输入为 d 和 e 的与门，从而削弱定时要求，加快锁存器