16、异步电路功耗降低与新型GALS技术：原理、架构与实现

异步电路功耗降低与新型GALS技术：原理、架构与实现

在当今电子设备不断发展的背景下，电路的功耗问题和数据处理效率成为了关键挑战。一方面，异步电路的功耗降低对于延长设备续航、减少散热需求至关重要；另一方面，复杂无线通信系统中的数据处理需要高效的架构来满足高数据速率和低延迟的要求。本文将详细介绍异步电路功耗降低技术以及一种新型的全局异步局部同步（GALS）技术。

异步电路功耗降低技术

为了降低异步电路的功耗，研究人员提出了一种名为“延迟不均等化”的新技术。该技术的核心思想是在电路的某些门中添加延迟元件，使得被修改门的逻辑锥中的门在大多数计算中不发生切换，从而减少不必要的功耗。

算法实现

使用了一种类似贪心的算法来搜索最佳的门，具体代码如下：

{selected gates} = ∅;
C ←original circuit;
for (i = 0; i < 10; i + +) do
    for (g ∈{circuit gates} −{selected gatei}) do
        Dg ←increase delay(C, g);
        pg ←estimate power(Cg);
    end for
    selected gatei ←{k : pk = max(p)};
    C ←Dselected gatei;
    {Dg} ←∅;
    {pg} ←∅;
end for

该算法的步骤如下：
1. 初始化选定门的集合为空，将原始电路赋值给变量C。
2. 进