29、集成电路多层金属化与未来互连系统解析

集成电路多层金属化与未来互连系统解析

1. 引言

在半导体产品的发展中，互连技术起着至关重要的作用，尤其是对于专用集成电路（ASIC）和微处理器类型的产品而言。随着设备和互连数量的不断增加，互连问题的识别和解决变得越发困难，需要借助计算机辅助设计（CAD）工具来精准定位潜在的延迟路径并实施相应的补救措施。

2. 多层金属化的关键要素

2.1 金属化层数

不同类型的产品所需的金属化层数有所不同。内存产品最多只有三层金属化。而对于 ASIC 产品，过去十年中，等效门数量和金属化层数呈现出一定的发展趋势。预计到 1995 年，MOS ASIC 产品将拥有超过 100 万个等效门和五层互连；到 2000 年，将接近 1000 万个等效门和七层金属化。不过，实际情况是互连层数超过六层后并不会大幅增加。引入第三层金属化时，面积减少和性能提升约为 20%；添加第四层时，改善幅度约为 10%，更高层的改善效果则更小。超过六层后，良率损失的代价将无法弥补封装密度和性能的微小提升，因此金属化层数不太可能大幅超过六层。若能成功应用高导电性金属和低介电常数（$\epsilon_r$）的电介质，金属特征尺寸可以进一步缩小，从而推迟对更多层金属化的需求。

为了充分利用有限的互连密度，金属化系统的每一层都需要针对特定长度的线路进行优化。在典型的集成电路中，超过一半的互连长度小于 1 毫米，这些短线路适合在较薄且间距较细的较低层实现，因为短互连的延迟主要由驱动晶体管决定，而非线路电阻。相反，上层互连应针对长线路进行优化，金属应更厚更宽，以最小化电阻和信号延迟。为了便于层间互连，需要堆叠和自对准的接触孔和过孔。

2.2 互连金属