18、基于广义多谐振腔的射频/毫米波集成电路技术解析

基于广义多谐振腔的射频/毫米波集成电路技术解析

1. 引言

在当今的通信领域，射频（RF）和毫米波（mm - wave）集成电路的发展至关重要。然而，商业硅基工艺中的衬底损耗问题一直是制约其性能提升的关键因素。尤其是当工作频率上升到毫米波频段时，更多能量会泄漏到低电阻衬底中，产生额外损耗和串扰。本文将深入探讨基于广义多谐振腔的射频/毫米波集成电路技术，以解决衬底损耗问题并提升电路性能。

2. 衬底损耗问题

2.1 衬底损耗的组成

衬底损耗主要由两部分组成：
- 电感应的传导和位移电流导致的有限电阻。
- 磁感应的涡流电阻。这两种损耗分别被称为电容性损耗和磁性损耗。

2.2 常见的解决策略

通常采用两种策略来降低衬底损耗：
- 阻止信号进入衬底，例如采用绝缘体上硅（SOI）、蓝宝石上硅（SOS）、高阻硅（HRS）等技术。但这些技术会增加额外成本。
- 在信号和衬底之间形成屏蔽，如深槽隔离（DTI）或使用金属屏蔽。不过，后者在毫米波频段效果不佳。

3. 广义多谐振腔技术

3.1 基本原理

随着频率升高，磁耦合增强。根据麦克斯韦方程，在高介电常数下，磁场的束缚能力更强。因此，采用多个谐振器来捕获氧化物层中的磁场，而不是让电流因硅基衬底的低电阻而耗散在衬底中。

3.2 单端口场景下的多谐振腔方法

在单端口场景下，该方法使用多个耦合线圈作为变压器，增强谐振腔的等效Q因子，从而提升电路性能。具体来说，改进的Q因子可以最小化匹配损耗，提高功率放大器（PAs）的效率。多谐振腔