26、时序电路测试生成方法解析

时序电路测试生成方法解析

1. 时间帧扩展方法

时间帧扩展方法主要用于异步电路的测试生成。其具体步骤如下：
1. 创建测试生成模型 ：
- 识别异步逻辑中的所有环路。
- 找到一个反馈集，若切断该反馈集对应的互连，电路将无反馈。此反馈集与有向图中的反馈边集相同，图中以门为顶点，信号为有向边。使电路无反馈所需切断的最少信号数量称为反馈指数。找到绝对最小反馈集的问题非常复杂，但启发式方法可快速找到接近最小的解决方案，常用的启发式方法与解决最小反馈顶点集问题的方法类似。
- 在反馈集的信号处插入虚拟延迟元件。由于假定所有组合门延迟为零，这些延迟元件会保持信号，直到所有组合信号都被评估。
- 这样就创建了一个双时钟测试生成模型，正常系统时钟 CK 控制所有同步存储元件（触发器），建模时钟 FMCK 控制异步延迟。

2. 测试生成的两个阶段 ：
   • 系统时钟（CK）阶段 ：电路操作与 CK 同步，每个 CK 周期生成一个输入向量，每个周期仅观察一次主输出。该阶段输入包括输入向量、先前触发器状态、伪主输入（PPIs）和反馈延迟状态，输出为主输出（PO）和触发器的下一个状态（伪主输出，PPOs）。
   • 快速建模时钟（FMCK）阶段 ：在系统时钟阶段为组合逻辑提供新输入后，一系列“快速”时间帧会对逻辑进行测试，直到信号稳定。实际中通常使用少量固定的时间帧（如 3 个）。若某些信号未稳定，则假定其振荡并将其设置为未知状态。此阶段主输入和时钟