14—Advanced Package Designer SiP Layout

Advanced Package Designer SiP Layout

1. 介绍

系统级封装（SiP）的实现为系统架构师和设计者带来了新的障碍。传统的EDA解决方案未能将高效的SiP和高级封装开发所需的设计过程实现自动化。Cadence SiP设计技术通过实现并集成了对复杂多芯片和离散衬底组件设计概念的探索、捕获、构建、优化和验证，简化了多个高引脚数芯片在单个基板上的集成，这对设计高性能和复杂封装技术是必要的。

2. Cadence SiP技术

高性能电子产品的设计师正转向投入到高级封装设计中，其提供了许多显著的优势，如功能密度的增加、不同芯片技术的集成、低功耗、改进的信号性能/完整性以及易于集成到整个系统中。然而，在历史上这一水平的设计由于需要各个领域的专业工程人才，而受到主流行业的限制。

通过连接驱动的方法简化了多个高引脚数芯片在单个基板上的集成，SiP布局选项能让设计师能使用曾经专业的工程设计能力进行主流产品开发。与Cadence Innovus技术无缝集成，Cadence IC封装解决方案用于芯片/封装互连细化，并将Cadence Virtuoso技术用于原理图驱动的射频模块设计。

3. SiP布局选项

SiP布局选项增强了Cadence Allegro Package Designer的约束和规则驱动布局环境，以设计高性能和复杂的封装技术。其添加了一组强大的自动交