12—Integrity System Planner

Integrity System Planner

1. 介绍

Cadence Integrity System Planner通过在单个环境中统一IC、插入器、封装和PCB数据，彻底改变了系统级互连架构、评估、实施和优化过程，在该环境中，信号到凸点/球分配和连接/路由路径场景在实施前可在完整系统的上下文中轻松推导和评估。全系统连通性可视化和统一的数据模型能够快速探索变化并将其传播到相邻基底，从而提供对其全系统影响的即时反馈。系统设计可作为系统级分析的基础，如系统LVS、热、功率和信号完整性。Integrity System Planner可帮助工程师或架构师在实施前实现多基板互连集成的正确平衡，以获得最佳性能、成本和可制造性，从而减少迭代次数，缩短周期。

Integrity System Planner通过提供一个单一的环境来构建、评估和驱动构成系统的多个基板之间的连接，帮助设计团队优化设备和系统性能。它非常适合系统架构师、项目负责人或负责开发芯片到芯片、芯片到封装/插入器或封装到PCB接口的个人设计师，并提出凸块/球配置和信号分配的最佳组合。Integrity System Planner的一个关键区别是能够保持每个设计的单个完整性和范围，同时提供完整的系统视图和互操作性，如图1所示。每个设计都可以针对适当的实施环境进行准备和管理。系统级分析可以从Integrity 3D-IC系统平台进行配置和启动，该平台是Cadence的高容量、统一的设计和分析平台，用于设计多个小芯片。