FPGA System Planner(FSP)使用手册

最新推荐文章于 2024-10-11 07:21:11 发布
最新推荐文章于 2024-10-11 07:21:11 发布
阅读量1.3k 收藏 4
点赞数 2
CC 4.0 BY-SA版权
分类专栏： FPGA、Matlab、Allegro的所有相关知识 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/axingxiansen/article/details/130789492
FPGA System Planner (FSP)是一款由Cadence推出的FPGA/PCB协同设计工具，用于自动分配管脚、优化设计流程。教程详细介绍了FSP的功能、设计流程、参数设置、库文件创建及工程创建过程。通过FSP，设计者可以节省50%-90%的原理图设计时间，并优化FPGA管脚分配。内容涵盖FPGA器件选择、虚拟器件创建、多FPGA设计、规则文件管理等，旨在提升设计效率。

FSP工具是cadence公司为了FPGA/PCB协同设计而推出的一个解决方案工具包。它的主要工作是由软件来自动生成、优化FPGA芯片的管脚分配，提高FPGA/PCB设计的工作效率和连通性。FSP完成两顷重要工作：一、可以自动生成FPGA芯片的原理图符号（symbol）；二、自动生成、优化和更改FPGA器件相关部分的原理图。一个复杂的FPGA/PCB的设计，能节约原理图设计工作50%-90%的时间，并能节约大量PCB设计阶段FPGA管脚交换耗费的时间。注意：FSP软件一定是在原理图设计之前介入，在设计的中期，是无法介入，如果做了部分设计，然后想用fsp优化，那是丌可行的。本套教材基于Cadence SPB16.5，以及Hotfix_SPB16.50.003以上版本。

1.1 FSP相关功能

自动分配管脚（根据布局位置，自动优化）

自动IO管脚综合（最少的走线交叉）

原理图符号自动生成（支持capture和Design Entry HDL原理图符号）

原理图自动生成（支持capture和Design Entry HDL两个原理图工具）

电源管脚，信号自动连接支持设计更改（PCB设计布局、管脚分配信息等更改迒回FSP软件） 

1.2 FSP设计流程

了解本专栏 订阅专栏 解锁全文 超级会员免费看
lesson4 ------------------FPGA系列（system generator环境认识篇）
竹海的博客
03-20 1814
system generator 就是FPGA处理算法设计的一个很好的工具。一提到算法，想必matlab不陌生吧。启动软件，打开的是matlab环境。看到了没有任何的错误报告，说明system generator 与matlab交互环境已搭建成功。敲击simulink3 命令查看安装的xilinx电路模型。具体如下所示。以最小系统为例，来简要说一下组件模型。下图为一基本组建模型。为了观察方便，必须...
12—Integrity System Planner
最新发布
零零刷的博客
12-10 276
本文主要讲解了Integrity System Planner的相关知识。
使用Candance FPGA System Planner和Alitum Designer Scripting加速原理图设计
DC的陋室
09-24 5902
在使用Altium Designer绘制FPGA相关的电路原理图的过程中，我们会遇到这样的问题：FPGA和外围设备以及相互之间需要进行信号线相连，由于在大型系统之中，使用到的FPGA和相关芯片具有大量的引脚（很多情况下多达千根以上），在引脚分配和信号线相连的过程之后中，需考虑很多其他的问题，比如引脚的输入输出、差分和电平标准等特性，后期PCB布线时候的信号线是否交叉和长短，FPGA在连线过程中是否
FPGA与PCB协同设计 -- Cadence FPGA System Planner(FSP)
luo_xian_neng的博客
01-24 1311
FPGA System Planner(FSP) 连载系列-介绍 链接：https://ishare.iask.sina.com.cn/f/33927292.html
Fpga System Verilog
weixin_40374201的博客
06-30 1169
Fpga System Verilog 开发 Verilog 开发Fpga 效率实在太低，繁杂冗余工作量太大，需要使用高级语言抽象重复工作。 HLS 在面积，效率，以及问题定位上需要花费大量时间，验证功能倒是可以很快。 System verilog 提供 struct，interface，可以更好的抽象数据和接口，Class高效的用于仿真。 综合开率对传统开发者而言，转System verilog 开发效率较低。 主流厂商支持 Xilinx - ug 901 详情查看ug901 Intel Sys
Altera FPGA Chipplanner 使用
11-01
讲述Altera FPGA chip planner 的用法
01.Cadence学习（教材《Cadence 15.7 SPB工程实例入门》）
创海天空
07-07 5544
Cadence SPB16.5 软件模块主要由一下25个模块组成 1.Design Entry CIS 该模块是以OrCAD为基础的原理图设计工具，其核心部分是原OrCAD的原理图设计工具。该原理图设计工具使用快捷方便、简单易懂、功能强大，而且支持多种网表格式的输出，与其他PCB软件兼容性好。 2.Design Entry HDL 该模块是Cadence自由的原理图输入工具，提
FPGA pin planner方式
weixin_45386859的博客
07-26 3242
GJB 9764-2020：FPGA软件使用说明
m0_37347711的博客
09-05 2948
军品FPGA软件使用说明模板
EDA/PLD中的Cadence推出创新的FPGA-PCB协同设计解决方案
11-12
Cadence的FPGA System Planner提供了一系列可扩展的解决方案，包括OrCAD FPGA System Planner到Allegro FPGA System Planner L, XL 以及GXL，与OrCAD Capture, OrCAD PCB Designer，Allegro Design Entry HDL 和 ...
Allegro 17.2用户手册
03-09
- Allegro FPGA System Planner，此工具用于FPGA系统的规划，更新可能包括了对FPGA系统的更深层次支持和集成。 - Allegro EDM，是之前Allegro Design Workbench的更新版本，可能更新了数据管理功能和协作设计工作...
System generator与FPGA学习笔记（1）
Tequila_zeze的博客
08-07 1494
System generator与FPGA学习笔记（1）1.system generator与matlab版本兼容问题的解决2.使用sysgen时出现的ddl库文件丢失问题的解决3.system generator的一些使用要点 1.system generator与matlab版本兼容问题的解决 这个问题在之前的博文中已经详细的解释过，并且搜索的话能够得到更加详实的结果，在此不多加赘述，仅把之前解释的方法放到此处。 题主安装的是2017版本的vivado和2019版本的matlab，如何能让sysgen找
APM飞控中文使用手册
01-07
《APM飞控中文使用手册》是一份集技术性与实操性于一体的宝贵资料，对于使用apm2.8飞控系统的用户来说，这本手册能够帮助他们全面掌握从硬件连接到飞行管理的每一个细节。对于无人机爱好者而言，这本手册是他们实现...
FPGA System Generator学习系列(0):快速入门
kydianzizyk的博客
11-15 839
System generator快速入门
FPGA 中 system verilog 的使用
01-09 597
FPGA开发技巧；system verilog 技巧 ；IP 使用；时序约束实例；
OrCAD创建原理图库
啸风
04-21 3773
原理图库是硬件设计的基本工作，每个新人都要先学会建库，才能开始画图，本文主要介绍几种常用的建库方法。
【亲测免费】 Renesas Flexible Software Package (FSP) 使用教程
gitblog_00539的博客
10-11 708
Renesas Flexible Software Package (FSP) 是为 Renesas RA 系列微控制器（MCU）开发的下一代 Arm® MCU 软件包。FSP 通过生产就绪的外设驱动程序、Azure RTOS 或 FreeRTOS 以及可移植的中间件堆栈，实现了安全设备和物联网连接。FSP 包括高性能和低内存占用的最佳 HAL 驱动程序，以及集成 Azure RTOS 和 Fre...
【转载】Cadence Design Entry HDL 使用教程
Funny_beast的博客
10-19 5684
这个软件的窗口就是如上所示，原理图页面导航窗口是显示页面目录的地方，全局导航，这个主要是在相同网络查找的时候有用，将鼠标选中一根信号线，相同网络名称的信号线变回显示在这里，可以任意点击进行跳转，命令行窗口主要是输入命令行用的，有些操作可以通过输入命令行代码的形式来实现便捷的操作，具体后面介绍主窗口就是绘制原理图页面的地方，以上时全部主要要用到的窗口，工具栏的情况如下图所示绘制工具栏主要是用来绘制连接线以及放置器件之类的，
评论 2
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

阿星先森

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值