Exams/m2014 q4c

该文章描述了一个基于同步复位的电路模块设计,模块名为top_module,包括时钟输入clk、数据输入d和同步复位输入r。在时钟的上升沿,如果复位信号r为1,则输出q被复位为0;否则,输出q跟随输入d的值变化。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

Implement the following circuit:

 同步复位

module top_module (
    input clk,
    input d, 
    input r,   // synchronous reset
    output q);

    always@ (posedge clk)
        if(r == 1)
            q <= 1'b0;
    	else 
            q <= d;
endmodule

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

eachanm

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值