Always case2

原创 已于 2022-03-10 21:14:37 修改 · 635 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2022-03-10 20:34:11 首次发布
本文探讨了一种4位优先编码器的实现，通过比较移位运算和casez语句两种方式，介绍了如何简洁地使用这两种方法来表示所有输入映射到输出的状态。移位方法直观易懂，而casez语句虽然紧凑但可能阅读起来较复杂。

4位优先编码器,可采用移位的方式来写，也可以用case语句列出所有的可能项，case语句写起来比较长。也可以用casez语句来写

移位的写法

module top_module (
    input [3:0] in,
    output reg [1:0] pos  );
    always@ (*)
    if((in << 3) == 4'b1000) pos <= 2'd0;
    else if((in << 2) == 4'b1100 || (in << 2) == 4'b1000) pos <= 2'd1;
    else if((in >> 2) == 4'b0011 || (in >> 2) == 4'b0001) pos <= 2'd2;
    else if((in >> 3) == 4'b0001) pos <= 2'd3;
    else pos <= 2'd0;
endmodule

casez语句写法

module top_module (
    input [3:0] in,
    output reg [1:0] pos  );
    always @(*) 
    begin
        casez (in[3:0])
            4'bzzz1: out = 0;   
            4'bzz1z: out = 1;
            4'bz1zz: out = 2;
            4'b1zzz: out = 3;
            default: out = 0;
        endcase
    end
endmodule

（127）Verilog HDL：设计一个优先编码器之Always case2
m0_46498597的博客
07-24 892
FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用FPGA的模式进行其他行业产品的设计。与ASIC不同，FPGA在通信行业的应用比较广泛。1、希望阅读笔者的博客可以对您有所帮助；2、希望读者可以快速学习VerilogHDL编程语言；。https。......
hdlbits系列verilog解答（always块case语句2）-34
zuoph的博客
11-06 316
hdlbits系列verilog解答（always块case语句2）-34
【HDLBits刷题】【Procedures】Always case2
qq_22774445的博客
04-07 2238
A priority encoder is a combinational circuit that, when given an input bit vector, outputs the position of the first 1 bit in the vector. For example, a 8-bit priority encoder given the input 8'b10010000 would output 3'd4, because bit[4] is first bit that
HDLBits（四）学习笔记——Procedures
H19981118的博客
04-10 1395
重点掌握 如何避免生成锁存器 掌握 casez ，使用casez忽略无关位，更简便的实现优先编码器
HDLBits（4） Procedures合集
weixin_51944426的博客
09-20 466
ProceduresAlwaysblock1:combinationalProblem StatementWriting CodeAlwaysblock2:clocked阻塞 VS 非阻塞赋值Problem StatementWriting CodeAlways if：if statementProblem StatementWriting Code Alwaysblock1:combinational 由于数字电路是由连接电线的逻辑门组成的，任何电路都可以表示为一些模块和赋值语句的组合。然而，有时这并不是
## **HDLBits-02-Verilog语言--模块：层次结构—Procedures—Always case2
zouruweicheng的博客
03-29 774
HDLBits-02-Verilog语言–模块：层次结构 Procedures Always case2 优先级编码器是一个组合电路，给定一个输入位向量时，输出第一的位置1中的向量位。例如，给定输入8’b100 1 0000的8位优先级编码器将输出3’d4，因为bit [4]是高的第一位。 构建一个4位优先级编码器。对于此问题，如果所有输入位都不为高（即输入为零），则输出零。请注意，一个4位数字具有16种可能的组合 优先编码器要求任何时刻只有一个输入有效，若同时有两个或更多个输入信号有效，就会造成混乱，因
HDLBits刷题_Verilog Language_Always case2
m0_65438107的博客
12-21 488
Apriority encoderis a combinational circuit that, when given an input bit vector, outputs the position of the first1bit in the vector. For example, a 8-bit priority encoder given the input8'b10010000would output3'd4, because bit[4] is first bit that...
HDLbits 刷题 -- Always case2
刚及格的陆拾伍的博客
04-02 346
Build a 4-bit priority encoder. For this problem, if none of the input bits are high (i.e., input is zero), output zero. Note that a 4-bit number has 16 possible combinations.
Verilog刷题[hdlbits] ：Always case2
weixin_46585382的博客
11-08 554
Verilog刷题[hdlbits] ：Always case2
HDLbits刷题记录之Always case
zmf17792617538的博客
12-06 338
我是没有注意到题目中说的除了5个之外，都是为0，然后没有写case的default，然后结果是部分出错，对比了波形图，写了default。然后回头看题目要求，确实是有default。感觉出来了 case还是尽量写上default。因为不写的话，有时候会停留在上面的某一个case满足的条件当中，从而造成错误。菜鸡本鸡。
[HDLBits] Always case2
烧烤团子
08-06 303
verilog中除了case语句，还有支持模糊匹配的casez和casex。
HDLBitself Always case2
weixin_44565946的博客
08-31 314
来表示不关心的状态。突然傻了，纪念下~~~~~~
HDLbits刷题记录之Always case2
zmf17792617538的博客
12-06 169
菜鸡本鸡。。。。。。
Always case
eachanm的博客
03-10 371
module top_module ( input [2:0] sel, input [3:0] data0, input [3:0] data1, input [3:0] data2, input [3:0] data3, input [3:0] data4, input [3:0] data5, output reg [3:0] out );// always@(*) begin // This is a combin.
「HDLBits题解」Always case2
KS的博客
01-15 518
本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益。
verilog HDLBits刷题“Always case2”---Priority encoder
2301_79119840的博客
06-22 265
一、题目优先级编码器是一种组合电路，当给定输入位向量时，输出向量中前 1 位的位置。例如，给定输入 8'b10010000 的 8 位优先级编码器将输出 3'd4，因为 bit[4] 是第一个高位。构建一个 4 位优先级编码器。对于这个问题，如果没有任何 input 位为高电平（即 input 为零），则 output 为零。请注意，一个 4 位数字有 16 种可能的组合。
Verilog刷题[hdlbits] ：Always case
weixin_46585382的博客
11-07 353
Verilog刷题[hdlbits] ：Always case
4-16译码器（always，case用法）
qq_44366923的博客
05-14 3540
4-16译码器学习记录 模块文件 1 module decoder_4_16( 2 a, 3 b, 4 c, 5 d, 6 out, 7 ); 8 input a; 9 input b; 10 input c; 11 input d; 12 output reg
（1）D触发器verilog描述
kouq123的博客
11-18 7570
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
HDLBits中Always case2题目答案
最新发布
09-30
HDLBits中Always case2题目旨在构建一个4位的优先编码器，当输入位没有一个是高电平（输入为零）时，输出零。以下是几种不同的答案实现： 方式一：将所有可能的分支都列出 ```verilog // synthesis verilog_input_...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

eachanm

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值