- 博客(5)
- 收藏
- 关注
RSS订阅原创 verilog HDLBits刷题“Adder100i”
创建一个 100 位二进制 ripple-carry 加法器。加法器将两个 100 位数字和一个 carry-in 相加，以产生 100 位求和并执行。为了鼓励您实际实例化 full adder，还要在 ripple-carry adder 中输出。full adder 的 carry-out。cout[99] 是最后一个 full adder 的最后一次 carry-out，也是你通常看到的 carry-out。每一位分别相加（前一个进位也要加）一、题目：通过实例化 100 个。
2024-10-17 10:25:39
267
原创 verilog HDLBits刷题“Vector100r”
for 循环（在组合 always 块或 generate 块中）在这里很有用。在这种情况下，我更喜欢组合 always 块，因为不需要模块实例化（需要生成块）。给定一个 100 位输入向量 [99：0]，反转其位顺序。
2024-10-16 16:42:45
364
原创 verilog HDLBits刷题“Conditional”
给定四个无符号数字，找到最小值。无符号数字可以与标准比较运算符 （a < b） 进行比较。使用条件运算符制作双向。） 选择两个值中的一个，而无需在组合 always 块中使用 if-then。Verilog 有一个三元条件运算符 （？您可能需要一些 wire vector 来获得中间结果。（条件 if_true ： if_false）电路，然后组合其中几个来创建一个 4 路。这可以用来根据一行上的。
2024-10-16 16:14:03
454
原创 verilog HDLBits刷题“always_if2”
组合逻辑（例如，逻辑门）无法记住任何状态。在所有条件下，组合电路必须具有分配给所有输出的值。这通常意味着您始终需要 else 子句或分配给输出的默认值。语法正确的代码不一定会产生合理的电路 （组合逻辑 + 触发器）。通常的原因是：“如果不是您指定的情况，会发生什么情况？Verilog 的答案是：保持输出不变。修复错误，以便仅在计算机真的过热时关闭计算机，并在到达目的地或需要加油时停止驾驶。做的是先写代码，然后希望它能生成一个合适的电路。这是代码描述的电路，而不是您要构建的电路。当前状态，从而产生一个。
2024-10-15 15:10:57
1019
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人