FPGA之MIO与EMIO

墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 500+累计阅读 499平均单平台已同步平台优快云微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网我也要 → 码龄11年

关注

原创最新推荐文章于 2026-03-10 00:09:50 发布 499 阅读 AI 写同款· GEO 优化 ›

简单的EMIO emio介绍拓展的mio，当想用pl资源，而有不想用AXI时，部分功能就可以用emio接口来实现。这次实验很简单，**按下pl的按键，让ps的led亮，ps的按键，让pl的led亮，**如果前两个实验实现了的话，这个就非常简单。操作流程我们这次在上次的基础上增加两个EMIO即可，打开那个定制的IP，在MIO开头的地方，点击GPIO,勾选EMIO，并且选择位宽，根据自己适当调整，然后点ok。 1.1右键然后选择MAKE External 1.2点击上面的对号，检查。 1.3生成顶层文件 1.4打开iop 阅读详情

MIO引脚直接连接在PS上，像其他普通ARM一样，不需要通过XPS进行硬件配置，直接通过SDK编程即可。MIO位置是固定好的，功能也是预先定义好的。不需要添加管脚约束。

使用EMIO引脚必须通过XPS进行硬件配置，然后在PS部分使用SDK进行编程控制。

收录于

当前文章被以下社区和专栏收录：

标签

#fpga开发

FPGA学习日记（九）ZYNQ的GPIO—MIO接口控制一、GPIO简介在ZYNQ中，PS端的引脚资源ZYNQ PS 中的外设可以通过 MIO（ 54pin，Multiuse I/O，多用输入/输出）模块连接到 PS 端的引脚上，也可以通过 EMIO 连接到 PL 端。 zynq7000 SOC 结构见下图： PS 所有的外设都可以通过 MIO 访问，这些外设也是与 MIO 进行连接，每个 MIO 虽然可以独立控制，以及独立驱动单个引脚的外设，但对于 QSPI、 USB、以太网等这些外设，其于 MIO 的连接有着特殊的要求，而MIO 一但选定，引脚位阅读详情

相关推荐

zynq的emio和axi_ZYNQ 的三种GPIO ：MIO EMIO AXI_GPIO 小节

学了zynq一段时间，一上来的时候就被zynq的GPIO唬住了，实在没搞清楚zynq的GPIO怎么回事，一会这样，一会那样，最后才慢慢发现zynq至少有3种GPIO可以调用。难怪我觉得每篇介绍GPIO的博客说的有一些不一样呢。我们先看有哪三种GPIO：MIO、EMIO、AXI_GPIO。其中MIO和EMIO是直接挂在PS上的GPIO。而AXI_GPIO是通过AXI总线挂在PS上的GPIO上。我们先...

weixin_39884270的博客 322

FPGA - ZYNQ 基于EMIO的PS和PL交互

在sdk开发中，sdk软件中提供了一些例程，在学习和开发的过程中可以查看学习这些例程更好的帮助我们学习和开发。

博客 8966

XILINX Ultrascale+ FPGA学习（5）——GPIO

GPIO即通用I/O，使用过树莓派和单片机的同学们肯定非常熟悉。是ARM芯片用于连接外设的I/O口。在SOC Ultrascale+ 里的ARM芯片的GPIO连接到MIO（复用IO，与GPIO不是一一对应的）；当MIO不够用时，可以使用EMIO来扩展，从而使用FPGA上的引脚，EMIO是PS和PL的连接的接口。zynq Ultrascale+系列的FPGA的GPIO被分为6个bank，其中bank0，bank1，bank2连接到MIO；banl3，bank4，bank5连接到EMIO。......

qq_33361431的博客 2628

[米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-06 PS-MIO/EMIO中断实验

当正常的程序在运行的时候，中断资源可以打断正在运行的程序，让CPU进入中断函数进行一些事务的处理。使用中断处理可以实现多任务的实时处理，可以提高多任务处理的效率。本实验继续前面的实验完成PS GPIO-MIO/EMIO输入中断的实验，请在前一个实验的基础上完成本实验。本文实验目的： 1:掌握理解中断输入的应用场合 2:PS MIO的中断寄存器功能定义 3:掌握vitis-SDK下MIO中断功能的使用

米联客(milianke) 1474

【ZYNQ PS】第2篇：MIO及EMIO是什么？

1 前言 1.1 声明本文依据网络资料及工作经验整理而成，如有错误请留言。文章为个人辛苦整理，付费内容，禁止私自转载。文章专栏：《黑猫的FPGA知识合集》 1.2 主要内容文章大约2500字，主要内容有： 1、MIO及EMIO分别是什么？有什么区别 2、什么是GPIO 3、使用MIO中需要注意的点 4、个人避坑指南 2 简介 2.1 什么是mio MIO(multiuse I/O)将来自PS外设和静态存储器接口的访问多路复用到PS的引脚上。简单来说，mio就是ps和外设之间的桥梁。如果没有mio，

黑猫奥利奥的博客 4274

ZYNQ学习（01） EMIO MIO

先来了解GPIO的BANK分布，在UG585文档GPIO一章中可以看到GPIO是有4个BANK，注意与MIO的BANK区分。BANK0 控制32个信号，BANK1控制22个信号，总共是MIO的54个引脚，也就是诸如SPI,I2C,USB,SD 等 PS 端外设接口；BANK2和BANK3共能控制64个PL端引脚，注意每一组都有三个信号，输入EMIOGPIOI，输出EMIOGPIOO，输出使能EMIOGPIOTN，类似于三态门，共192个信号。可以连接到PL端引脚，通过PS控制信号。

baidu_34971492的博客 1060

FPGA—ZYNQ学习GPIO-EMIO，MIO,AXIGPIO(五）

通过zynq实现mio以及EMIO和axigpio去控制外部设备。通过zynq实现mio以及EMIO和axigpio去控制外部设备。

m0_58129662的博客 1319

（15）Zynq FPGA 通用IO介绍

1.1 Zynq FPGA 通用IO介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Zynq FPGA 通用IO介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是

m0_46498597的博客 639

ZYNQ的学习记录 - SOC(2)MIO和EMIO学习

MIO和EMIO 简介对于普通的ARM芯片来说，芯片有几百甚至是上千个管脚能够与外设相连。但是FPGA内部的ARM核不同，仅有53个MIO和64个EMIO能够与外界进行直接的信息交互，而且MIO的作用一般是固定死的，如之前所提到的UART使用的是MIO的48、49口。这其实和其特殊性有关，对于FPGA内部的ARM来说，其定位与普通的ARM芯片有所不同。 FPGA内部的ARM一般只做复杂的、对...

qq_39378501的博客 721

Zynq FPGA 通用IO简介

Zynq芯片中的通用IO包括MIO（Multiplexed I/O）和EMIO（Extended Multiplexed I/O）。EMIO是Zynq芯片上的可选GPIO，可以通过PL（可编程逻辑）进行配置，使用数量和功能可以根据应用程序的需要进行扩展。Zynq是一款Xilinx公司的SoC（System-on-a-Chip）器件，它将FPGA逻辑和ARM Cortex-A9处理器集成在同一芯片中。使用MIO和EMIO，我们可以轻松地实现GPIO的输入和输出，并且还可以通过PL进行扩展。

与其临渊羡鱼,不如退而结网 447

ZYNQ之EMIO详解与例程说明

本文用于讲解ZYNQ中的EMIO的作用以及使用方法。ZYNQ说明：1）ZYNQ分为PL侧与PS侧。2）PL侧为逻辑部分，即常说的FPGA。3）PS侧为软件侧，即常说的RAM侧。4）本文以ZYNQ-7000系列 xc7z045ffg676为例讲解EMIO。使用开发工具：vivado 2017.4 ，SDK本文例程：设置两个EMIO，第一个作为输出，点亮LED，第二个作为输入，输入KEY的电平。......

风中月隐的博客——FPGA加速者 1万+

Zynq MIO与EMIO

1、MIO/EMIO简介 ZYNQ 分为 PS 和 PL 两部分，那么器件的引脚（Pin）资源同样也分成了两部分。ZYNQ PS 中的外设可以通过 MIO（Multiuse I/O，多用输入/输出）模块连接到 PS 端的引脚上，也可以通过 EMIO 连接到 PL 端的引脚。Zynq-7000 系列芯片一般有 54 个 MIO、64个EMIO。 2、MIO管脚约束如上图，MIO包含在PS的FIXED_IO中，在生成输出文件的时候，Vivado工具会自动创...

weixin_44877786的博客 3143

cadence—virtuosoic617的使用技巧收集区

cadence使用

qq_33599939的博客 3万+

zynq文档学习之GPIO和MIO和EMIO的基本介绍

ug585里的block design里可以知道zynq-7000的主要分成两个模块，PS部分是处理器系统，是zynq系统的核心。PS包括APU应用处理单元，存储器接口，IOPIO外设，interconnect内部互联；PL指可编程逻辑即FPGA部分，FPGA可以看作外设使用。 MIO即multiuse I/O多用IO，具体定义详见ds190-Zynq-7000-Overview的PS Interfaces(ds是datasheet的缩写)。 The function of the MI..

Never Give Up 3823

NGSIM数据集字段解析：从车辆轨迹到交通行为分析

本文深度解析NGSIM数据集的核心字段及其在交通行为分析中的应用。详细解读了车辆时空定位、状态属性及交互关系等关键字段，并通过高速路“幽灵堵车”和城市路口左转行为两个实战案例，展示了如何利用该数据集进行微观交通行为建模与驾驶特征提取，为交通流研究和自动驾驶算法测试提供数据基础。

weixin_29172963的博客 146

拆解爆火AI图文日报！用扣子（Coze）工作流，10分钟实现自动化新闻早报

当用户提供一则新闻内容时，仔细分析新闻中的关键信息。提取新闻事件的核心要点，包括事件主体、发生时间、地点、主要情节等。用简洁的语言对新闻进行总结，控制在[X]字以内（可根据实际需求设定字数限制）。若用户提供多条新闻，对比各新闻之间的异同点。从事件类型、影响范围、发展趋势等方面进行分析。综合总结多条新闻的整体情况，以有条理的方式呈现给用户。

一身都是月 2425

EMIO与pin连接；GPIO通过EMIO映射到sysfs；FPGA配置方式

摘要：EMIO与pin连接；GPIO通过EMIO映射到sysfs；FPGA配置方式，通过zu67向ku3p下载bit文件

Y__Yshans的博客 1426

奇迹MU单机版开服全流程：从零搭建到分辨率调整（附GM工具使用技巧）

本文详细介绍了奇迹MU单机版从零搭建到分辨率调整的完整流程，包括环境配置、服务端启动、GM工具使用技巧等关键步骤。特别针对现代高分辨率显示器提供了优化方案，帮助玩家轻松搭建个性化游戏环境，重温经典MMORPG的独特魅力。

b3n4m5q6w7的博客 676

[米联客-XILINX-H3_CZ08_7100] FPGA_SDK入门篇连载-05 PS-MIO/EMIO实验

本课对ZYNQ芯片的PS GPIO进行介绍，通过点亮LED和读取按键输入值，演示PS端MIO/EMIO的使用方法。本文实验目的： 1:熟悉ZYNQ SOC PS部分MIO/EMIO的内部结构、相关寄存器 2:掌握ZYNQ IP核中如何分配MIO/EMIO 3:掌握SDK 中如何使用MIO/EMIO

米联客(milianke) 1292

79、昇腾系列服务器/昇腾系列推理卡/昇腾系列嵌入式开发板+Dify+one api部署DeepSeek-R1-Distill-Qwen-32BW8A8+RAG本地模型知识库和负载均衡双实例

阶段，安装过程缺什么，，在docker外面git下源码，进入容器内部进行量化，这里的容器建议在创建个8卡的容器，双卡容器量化会显示npu显存不够，除非你用cpu转模型，我就懒得创建容器了，使用cpu量化吧，巨慢；创建容器，进入容器，计划使用两张昇腾NPU卡推理DeepSeek-R1-Distill-Qwen-32B的W8A8模型，所以构建的容器用两张卡，选6、7卡吧，0-6号卡可以跑文本嵌入模型、重排序模型；直接进入量化阶段，在容器外面操作即可，环境不用管，因为系统已经默认配置了环境，直接跳到。

sxj731533730 6116

数据结构（超详细讲解！！）第十七节队列应用（杨辉三角）

杨辉三角

2201_76115387的博客 1375

EMIO和MIO操作

转载：https://blog.youkuaiyun.com/hongbin_xu/article/details/75044283 MIO： Zynq7000 系列芯片有 54 个 MIO(multiuse I/O)，它们分配在 GPIO 的 Bank0 和Bank1 隶属于 PS 部分，这些 IO 与 PS 直接相连。不需要添加引脚约束， ...

MaoChuangAn的博客 2429

【LAMMPS学习】八、基础知识(2.1)2D模拟

此部分描述了如何使用 LAMMPS 为用户和开发人员执行各种任务。术语表页面还列出了 MD 术语，以及相应 LAMMPS 手册页的链接。LAMMPS 源代码分发的examples目录中包含的示例输入脚本以及示例脚本页面上突出显示的示例输入脚本还展示了如何设置和运行各种模拟。

荷塘阅色 1249

Use EMIO and MIO to control Pmod GPIOS on zedboard by vivado and SDK (Zedboard)

AXI GPIOs can be set to either read or write:Step one, create block design in vivado:

weixin_40038116的博客 805

RK3568笔记六十一：MIPI摄像头应用程序编写

V4L2设备驱动框架向应用层提供了一套统一、标准的接口规范，应用程序按照该接口规范来进行应用编程，从而使用摄像头。对于摄像头设备来说，其编程模式如下所示：1.首先是打开摄像头设备；2.查询设备的属性或功能；3.设置设备的参数，譬如像素格式、帧大小、帧率；4.申请帧缓冲、内存映射；5.帧缓冲入队；6.开启视频采集；7.帧缓冲出队、对采集的数据进行处理；8.处理完后，再次将帧缓冲入队，往复；9.结束采集。

1003

RU DOS版、EFI版32bit/64bit BIOS常用工具

DOS版、EFI版的RU工具，可用来查看IO、MEM、PCI、SMBIOS等资源。亲测在EFI SHELL下可用。

FPGA小白第一课学习gpio的操作

平台：芯片型号：zynq XC7Z015 Vivado版本：2019.1 学习FPGA中gpio首先明白，mio，emio和AXI_GPIO 核。 mio、emio、axi_gpio核介绍本文参考链接点亮流水灯，共使用了三种方式：（1）PS通过MIO点亮PS端LED （2）PS通过EMIO点亮PL端LED （3）PS通过AXI点亮PL端LED。 1.MIO与EMIO 首先来理清楚MIO与E...