69、数字电路时钟与信号处理技术解析

数字电路时钟与信号处理技术解析

无抖动时钟技术

在时钟中继器的设计中，一直存在三个理想特性的追求：零延迟、零抖动和零辐射。这三个特性的完美结合对于大型系统的时钟分配而言是极为理想的。然而，传统观点认为，我们只能在这三个特性中选择其中两个，无法同时实现全部三个。

• 零延迟时钟中继器 ：如今市场上有号称零延迟的时钟中继器，它采用了锁相环（PLL）技术。该部件有一个参考时钟输入和多个缓冲时钟输出。内部的PLL会持续监测输入参考时钟和输出时钟的相位关系，然后调整输出转换，使其在极窄的时间窗口（可能小至100皮秒）内与输入转换精确对齐，从而实现近乎零的输入 - 输出延迟。并且，在有足够的电源滤波时，这种零延迟部件也能产生极低的抖动。但它的缺点是无法实现零辐射，时钟的连续谐波结构会在辐射频谱中产生巨大的峰值，这让电磁兼容性（EMC）工程师十分头疼。
• 扩频时钟 ：扩频时钟是通过频率调制，使其中心频率在标称值附近来回波动。这种有意引入的抖动或频率漂移会使频谱峰值变得模糊，虽然能实现零辐射的特性，但却牺牲了抖动性能。它很难与需要稳定、无抖动频率参考的普通通信设备进行接口，这限制了其应用范围。
• 加扰时钟 ：加扰时钟是解决上述问题的一个有效方案。它是一种在固定整数时间点有转换，但每个点的高低转换是随机的数字信号，类似于带有伪随机数据的串行数据通信信号。从伪随机数据流中恢复时钟所需的PLL电路与普通零延迟时钟中继器中的PLL电路差别不大。加扰时钟能像扩频频率调制一样使频谱变得模糊，但关键区别在于时钟边缘保持在精确量化的位置，因此恢复时钟的抖动非常低。一