vivado 约束未使用引脚

原创 已于 2022-06-10 15:06:03 修改 · 1.3w 阅读 · 38 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2021-07-06 11:20:48 首次发布
本文介绍如何在Vivado软件中设置未使用引脚的悬空策略，包括设置约束文件中的选项和实践步骤。适用于设计者根据需求选择合适的方法来优化布线。

有两种方法：
第一种：在约束文件中进行设置

set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design]
set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [current_design]

以上语句三选一，怎么选看实际需求。通常我都选最后一条，未使用引脚悬空。

第二种：在viavado软件中进行设置
如何在vivado软件中进行设置

以上方法未经验证，可以用以下方式。
[DRC NSTD-1]

FPGA 学习笔记：Vivado 配置IO引脚约束
坚韧与专注
08-27 2万+
FPGA 学习笔记：Vivado 配置IO引脚约束
电阻的分类和选型
wangjie36的博客
09-24 6344
一般情况下以流经二级管的电流为 2 至 3mA 就可以满足正常发光的要求，以台湾亿光 0603 封装 LED 为例， 由下图的数据手册可得，二极管上的管压降正常为 2V ，在上述电路中， 电 源电压为 5V,，因此我们的电阻阻值为 R=3V/3mA=1k。因为此时电阻上的压降为 3V ，根据 P=U2/ R=9/ 1000=0.009W ， 由于 0603 电阻的功耗为 0.1W ，，因此 0603 的电阻功耗，满足此时的需求。导体的电阻通常用字母R表示，电阻的单位是欧姆，简称欧，符号为Ω。
vivado chipscope
timewh的专栏
05-19 2814
错误记录： https://www.xilinx.com/support/answers/72974.html https://forums.xilinx.com/t5/Implementation/DRC-AVAL-245-Independent-clock-check-The-RAMB36E2-cell/td-p/1215775 set_property SEVERITY {Warning} [get_drc_checks AVAL-244] set_property S..
MCU软核 3. Xilinx Artix7上运行cortex-m3软核
迷宫中的我
09-13 2305
jlink。
vivado不使用的引脚约束方法
yekui006的博客
02-11 1918
FPGA 引脚约束
vivado 设定未用引脚状态
Learning & sharing
08-14 1657
未用管脚 默认状态
vivado时序约束与管脚约束
weixin_47563272的博客
11-23 7274
vivado时序约束与管脚约束
Vivado中约束脚本使用汇总
06-25
Vivado 中约束脚本使用汇总 Vivado 中约束脚本是 FPGA 设计中非常重要的一部分，它可以帮助设计者更好地控制和优化设计的时序、布局和资源分配等方面。在 Vivado 中，约束脚本通常以 xdc 文件的形式存在，用于指导 ...
ug903基于VIVADO的约束使用方法-中文版
最新发布
08-22
《ug903基于VIVADO的约束使用方法-中文版》是一份详细指导用户如何在Vivado设计套件中有效使用XDC格式约束文件的文档。文档首先介绍了从原有的UCF（User Constraints File）约束格式迁移到XDC格式的过程，UCF格式曾...
vivado 约束指导手册
12-28
Vivado 约束指导手册详细介绍了在 FPGA 设计中使用 Xilinx Vivado 工具时应用各种设计约束的方法和技巧。约束在 FPGA 设计中扮演着至关重要的角色，因为它们定义了时钟、I/O 延迟、信号路径等设计要求，确保了设计的...
vivado约束手册
01-09
Vivado的约束手册，可供采用Xilinx的FPGA开发的人使用。
fpga调试笔记-未分配的管脚
11-21
调试FPGA时遇到的小问题，做笔记以示记录备忘；这篇调试记录其实并不是什么大问题，但往往也是很容易忽略的隐患，而一旦由于粗心忽略了未分配引脚的隐患，则往往会为我们的设计带来巨大隐患，而且不易查找错误。具体是什么情况，请见文档内容。
Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）
whik1194的博客
09-14 7483
这两种配置方式的作用是一样，我更倾向于XDC文件约束的方式，方便在不同工程直接进行导入，设置完成之后，需要重新生成Bit流文件才能生效。可以看到，除了未使用管脚，一些系统管脚，比如JTAG，Program、Done管脚等等都可以配置上下拉模式。和ISE的生成选项配置类似，Vivado同样也可以配置JTAG管脚、Done、Prog等系统管脚的状态。对于Vivado开发环境，共有两种方式可以设置未使用管脚的上下拉状态。，下拉找到系统管脚配置，选择自己所需要的上下拉状态。配置完成之后，重新生成Bit流文件即可。
Vivado 未使用的管脚如何约束
世界各处去跑马
12-27 1万+
set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design] set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design] set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [current_design]
Xilinx Vivado FPGA 设置未使用管脚的默认电平
Master_0_的博客
12-02 7511
Xilinx Vivado FPGA 设置未使用管脚的默认电平
Vivado 引脚约束全解析：从基础到实践
2301_80536103的博客
04-28 1912
在 Vivado 设计流程中，引脚约束的核心目的是建立硬件描述语言（HDL）代码中定义的逻辑端口与实际 FPGA 芯片引脚之间的映射关系，并对这些引脚的电气特性、时序等进行精确设定。例如，当我们在 Verilog 或 VHDL 代码中定义了一个时钟输入端口 “clk”，通过引脚约束，我们可以指定该端口连接到 FPGA 芯片的具体物理引脚，如 “P10”，同时设定该引脚的电气标准，如 “LVCMOS18”，以确保与外部时钟源的电平匹配。以下是一个简单的 XDC 文件示例，展示了如何对时钟引脚进行约束：​。
【vivado】 管脚约束（io constraints）
liuchj的博客
07-14 1561
在FPGA工程中，所有的输入输出端口最终都要与FPGA IO 引脚进行绑定，需要根据需求对输入输出端口进行位置、电平标准、端口变换速率等进行约束，本文对io相关约束语法含义进行记录以便查询。
vivado进行管脚约束（详细教程）
热门推荐
weixin_62432906的博客
05-25 2万+
vivado进行管脚约束（详细教程）
未用管脚设置三态
weixin_34248487的博客
03-23 1780
Quartus的这个默认选项是:不用的管脚输出接地建议重新配置一下为三态或输入，否则FPGA可能会在未用的管脚上有些许输出，因为FPGA运行时，内部用到的电路部分会在未用到的电路部分上有一个电磁耦合或者叫串扰，就好比两根靠近的电线上其中一根传输50MHz的信号，那当你测量另外一根时，也会发现有微弱的50MHz的信号一样。主要的就是减小FPGA的EMI，降低FPGA的发射干扰，这样你的硬件出问题的风...
"Vivado约束脚本使用技巧大全
在Vivado中，管脚约束主要用于指定FPGA芯片上与外部环境相连的引脚的相关信息，包括引脚位置、引脚电平标准等。通过set_property命令可以对管脚进行设置，例如： ```sh set_property PACKAGE_PIN V4 [get_ports{clk}...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值