未用管脚设置三态

最新推荐文章于 2024-02-11 01:35:53 发布
转载 最新推荐文章于 2024-02-11 01:35:53 发布 · 1.7k 阅读 · 3
文章标签：

#嵌入式

Quartus的这个默认选项是:不用的管脚输出接地

建议重新配置一下为三态或输入，否则FPGA可能会在未用的管脚上有些许输出，因为FPGA运行时，内部用到的电路部分会在未用到的电路部分上有一个电磁耦合或者叫串扰，就好比两根靠近的电线上其中一根传输50MHz的信号，那当你测量另外一根时，也会发现有微弱的50MHz的信号一样。

主要的就是减小FPGA的EMI，降低FPGA的发射干扰，这样你的硬件出问题的风险就会降低。

补充：虽然默认的是输出接地，但要知道，它是通过综合布线后接到FPGA器件的GND上，如果未用的管脚很多，在其上的串扰就很多，那会对FPGA的GND产生影响的，比如说地电势改变， 进而产生GND上有电势差，这都会影响信号的。

引：https://zhidao.baidu.com/question/485052583.html

FPGA上电后IO状态分析：Vivado软件默认为高阻态
学习使你进步。
07-17 2149
其中，bit和bit_vector类型的默认值均为’0’，而std_logic和std_logic_vector类型的默认值为’U’（未定义）。这种状态下，输出端口不输出电平信号，输入端口也不接收任何外部信号，处于一种中间状态，需要根据实际需求进行配置。在FPGA上电之后，IO端口会进入一个默认的状态，如果不对其进行配置，可能会导致不可预料的结果，比如芯片损坏等。这段代码将输入端口in_data的默认值设置为’1’，并将其与时钟信号进行了关联，在时钟信号上升沿到来时输出高电平信号；
44、组合逻辑设计中的三态设备应用
最新发布
tensorflowjs6的博客
06-14 6
本文介绍了在组合逻辑设计中三态设备的应用，重点分析了74x541八进制三态缓冲器和74x245三态收发器的功能及使用场景，并探讨了在ABEL和PLD中的三态输出控制方法。同时，详细讲解了在VHDL中通过IEEE 1164包实现三态输出的技术细节，包括信号解析机制和三态信号的编程实现。最后总结了不同平台三态输出的特点及应用建议，为数字电路设计提供了参考。
QUARTUS 高速收发器未使用引脚约束
qq_35510213的博客
07-05 520
QUARTUS 高速收发器未使用引脚约束
vivado 设定未用引脚状态
Learning & sharing
08-14 1481
未用管脚 默认状态
vivado 约束未使用引脚
crjmail的博客
07-06 1万+
有两种方法： 第一种：在约束文件中进行设置 set_property BITSTREAM.CONFIG.UNUSEDPIN Pulldown [current_design] set_property BITSTREAM.CONFIG.UNUSEDPIN Pullup [current_design] set_property BITSTREAM.CONFIG.UNUSEDPIN Pullnone [current_design] 以上语句三选一，怎么选看实际需求。通常我都选最后一条，未使用引脚悬空。 第二
闲置管脚引一定要置输入三态（As input tri-stated）
weixin_30485291的博客
04-28 884
fpga 2010-04-13 16:45:30 阅读9 评论0 字号：大中小 前些日子正好看到了riple兄的《一波三折——危险的“未分配”引脚》一文，颇受启发。正好最近也遇上了类似的问题，也可谓一波三折，还好最后摆平了，要不煮熟的鸭子可就要飞了。 最重要的是又让自己长经验了。以前培训的时候就听老师提到FPGA设计中闲置的管脚一定要置输入三态（As input tri-s...
fpga调试笔记-未分配的管脚
11-21
原来，未使用的管脚被设置为了三态输入。当管脚作为输入时，三态模式并无问题，但作为输出时，若没有明确的驱动信号，其状态会变得不确定，容易受到外部信号干扰。在电路设计中，OCP输出与BCDR输出共用布线，当BCDR...
元器件应用中的IC中未使用引脚的合理处置方法
10-15
1. **三态输入**：未使用的引脚可以设定为三态输入，这样不会影响其他逻辑。 2. **弱上拉输入**：弱上拉能防止引脚处于不确定状态，同时降低功耗。 在处理未使用引脚时，必须考虑到系统整体的电磁兼容性（EMC）和...
IC中未使用引脚的合理处置 硬件工程师电路分析物联网模电单片机嵌入式技术.doc
09-22
例如，在Altera FPGA中，推荐将未使用引脚设置为三态输入，以防止无谓的电流流动和潜在干扰。这可以通过Quartus II软件的“Assignments→Settings→Devices and Pin Options”进行设置，选择“Unused Pins”为"As ...
将上述代码改为以下内容1.启动 Quartus II 建立一个空白工程，选择的器件为 Altera 公司的 Cyclone 系列的 EP2C8Q240C8 芯片，命名为 moto.qpf； 2.新建一个 Schematic File 文件，命名为 moto.bdf； 3.分别新建不同Verilog HDL File 文件，输入程序代码并保存，然后进行综合编译。 从上述不同设计文件Verilog HDL File 文件分别生成对应的bdf模块文件，在空白处双击鼠标左键，在 Symbol 对话框左上角的 libraries 中,分别将Project 下的模块放在图形文件 moto.bdf 中，加入输入、输出引脚，双击每个引脚，进行引脚命名，并锁定管脚，将未使用的引脚设置为三态输入将 moto.bdf 设置为顶层实体。对该工程文件进行全程编译处理，
05-28
需要强调在引脚分配时，未使用的引脚要设置为三态输入，以及如何锁定特定引脚到对应的输入输出信号。还需要注意，用户希望将moto.bdf设为顶层实体，这需要确保在工程设置中正确指定顶层实体，并在编译时验证。综合...
Verilog学习笔记2：QUARTUS缺省引脚的设置
snmplink的博客
01-12 6960
在默认情况下，QUARTUS的缺省引脚设置为输出接地，可以通过以下设置更改其配置。     1、在Project Navigator窗口，右键点击器件名称，在弹出的菜单中，选自Device。       2、在弹出的对话框中选择Device and Pin Options。       3、在接下来的对话框中，选择Unused Pins，里面有5个选项，分别为As inp
vivado不使用的引脚约束方法
yekui006的博客
02-11 1715
FPGA 引脚约束
Xilinx FPGA未使用管脚的默认电平设置方法
qsj_csdn的博客
03-31 1万+
在vivado中，FPGA未使用管脚的默认电平设置方法 方法一：直接在约束文件中写入tcl命令 set_property BITSTREAM.CONFIG.UNUSEDPIN PULLNONE [current_design] 方法二：在软件中设置 1，在run implementation后，点击open implementation design 2，打开后右键点击Generate Bitstream，然后点击bitstream setting 3，然后点击Configure additional
vivado 中的一个三态问题(封装IIC的axi总线IP)
苍白的手漆黑的刀
04-18 8071
前几天一直在调自己写的AXI总线IIC IP核,本想着很简单的东西,硬是搞了好几天。主要是不太熟悉vivado的开发,具体就是三态的问题！！三态要放在最顶层的.v文件中,我的就是封装在IP里面,然后调试好久,打开综合后的文件才发现一直就是个OBUF,根本不是三态。建立了个新工程后调用了原装的AXI IIC后发现就是在最顶层中把信号接入IOBUF中,虽然不知道这样是什么原理,但想他这样写肯定有他的道理
Xilinx FPGA未使用管脚上下拉状态配置（ISE和Vivado环境）
whik1194的博客
09-14 6642
这两种配置方式的作用是一样，我更倾向于XDC文件约束的方式，方便在不同工程直接进行导入，设置完成之后，需要重新生成Bit流文件才能生效。可以看到，除了未使用管脚，一些系统管脚，比如JTAG，Program、Done管脚等等都可以配置上下拉模式。和ISE的生成选项配置类似，Vivado同样也可以配置JTAG管脚、Done、Prog等系统管脚的状态。对于Vivado开发环境，共有两种方式可以设置未使用管脚的上下拉状态。，下拉找到系统管脚配置，选择自己所需要的上下拉状态。配置完成之后，重新生成Bit流文件即可。
FPGA未使用的引脚默认配置
weixin_44077714的博客
03-30 4146
在FPGA中，有些管脚不会使用到，为了保护FPGA，需要将未使用的管脚状态配置为三态输入或者弱上拉三态输入。 根据以下步骤进行修改，进入quartus软件界面，双击芯片
FPGA的三态输出控制详解
与其临渊羡鱼,不如退而结网
06-18 1750
在上述代码中，三个输入端in1、in2、in3分别对应8位并行数据，而控制端select则用于选择其中的一个输入数据作为输出。其中LUT是FPGA中最基本的组成单元，而三态门则是对LUT的进一步封装，可以方便地实现多路输入和多路输出控制。在上述代码中，out、in、enable分别为三态门的输出端、输入端和使能端。熟练掌握三态门的使用可以为FPGA逻辑设计提供更多的思路和技巧，也可以优化电路的结构和性能。除了单个三态门的实现以外，我们还可以通过串联连接多个三态门的方式，实现多路输入和多路输出的控制。
PADS Router进行PCB布线的基本操作
热门推荐
咸鱼翻书
11-15 4万+
PCB布局好之后就可以进行布线。在PADS Layout中点击工具栏右边的“PADS Router”图标导入到PADS Router进行布线。如下图所示：  PADS Router是PADS的专用布线器。主要用到的就是“布线编辑”工具，界面如下图所示：  在“布线编辑”工具栏中，主要用到的就是“交互式布线”和“拉伸”这两个，如下图所示： 点击交互式布线就可以进行布线操作，点击一个...
FPGA未分配引脚为什么被使能了？FPGA未分配的LED怎么点亮了？
一叶之灵，窥尽全秋。
04-19 1278
FPGA未分配引脚为什么被使能了？FPGA未分配的LED怎么点亮了？
三态gpio
06-11
- **配置引脚模式**：通过寄存器配置将 GPIO 引脚设置为输入模式、输出模式或高阻态模式。例如，在 STM32 微控制器中，可以通过修改 GPIO 控制寄存器来实现这一功能。 - **读取引脚状态**：在高阻态模式下，可以通过...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值