电阻的分类和选型

已于 2024-03-03 22:38:13 修改
阅读量6.3k 收藏 32
点赞数 3
CC 4.0 BY-SA版权
分类专栏： 驱动开发_硬件接口 文章标签： 硬件工程 智能硬件
于 2020-09-24 21:33:18 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/108783928
本文详细介绍了电阻的种类、选型参数以及在硬件设计中的多种作用，包括限流、分压、上下拉、电压采样和滤波等，强调了电阻在电路设计中的重要性及其在不同场景下的应用策略。

   一，电阻种类及应用

1，电阻的定义

导体对电流的阻碍作用就叫该导体的电阻。电阻（Resistance，用R表示）是一个物理量，在物理学中表示导体对电流阻碍作用的大小。导体的电阻越大，表示导体对电流的阻碍作用越大。不同的导体，电阻一般不同，电阻是导体本身的一种性质。导体的电阻通常用字母R表示，电阻的单位是欧姆，简称欧，符号为Ω。

2，电阻的分类

3，电阻的作用

名称

应用

简介
了解本专栏 订阅专栏 解锁全文 超级会员免费看
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)...
baidu_34971492的博客
11-27 6403
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)… 问题 生成比特流时，会出现以下错误消息： 1. ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFA
【常见 error】Vivado生成比特流时报错[DRC NSTD-1]和[DRC UCIO-1]
记录学习历程
05-23 2万+
目录 问题描述 错误信息翻译 解决办法 添加约束 执行TCL命令 更改顶层选项 问题描述 今天在生成工程的比特流时，出现如下的报错信息，经过上网查询相关错误的解决方案，以及自己摸索，发现可能是如下错误以及相应的解决方案。 错误信息翻译 [DRC NSTD-1]未指定的I/O标准:108个逻辑端口中有106个使用I/O标准(IOSTANDARD)值“DEFAULT”，而不是用户指定的值。这可能会导致单板的I/O竞争或不兼容，或影响性能和信号完整性，极端情况下可能导致所连接的设备
生成比特流错误22-1-9
wenbu1995的博客
01-09 1799
[DRC NSTD-1] Unspecified I/O Standard: 8 out of 8 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting perfor
Vivado：unspecified I/O standard: 1 out of 3 logical ports use I/O standard value “DEFAULT“
Rayz233
10-18 2954
Zynq由PS + PL组成，也就是arm + FPGA。Mio属于PS，也就是ARM 管脚。无法给FPGA管脚分配arm管脚号，板子上的两个复位引脚都连接到PS端的。如果需要使用FPGA引脚复位，可以在外部IO板上连接一个额外的按钮。
遇见BUG（4）不要默认电平标准！
Reborn Lee
06-04 7859
纠错是一个很考验耐心与运气的事情，有时候真的让你怀疑人生。 最近，我再做一个SRIO以及Auraro 通信的事情，使用了Xilinx提供的例程，可是就是这个看似权威的例程，出现了一些让我感觉“莫名其妙”的错误，搞得一头雾水。 今日，就讲讲这个错误是如何解决的吧。 错误一： [DRC NSTD-1] Unspecified I/O Standard: 10 out of 16 logical...
Vivado生成bitstream报错，DRC NSTD-1与DRC UCIO-1]
徐大康的博客
03-21 1万+
错误信息如下： [DRC NSTD-1] Unspecified I/O Standard: 102 out of 102 logical ports use I/O standard (IOSTANDARD) value ‘DEFAULT’, instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity aff.
Vivado生成bitstream报错，DRC NSTD-1与DRC UCIO-1
Xuttao030209的博客
12-11 718
问题来源：引脚约束不全，led共4个，只约束了2个，端口 NSTD-1、DRC UCIO-1空缺了。
电阻器选型指导书
01-20
　固定电阻器选型规范用于方便开发人员对固定电阻器的选型和使用，能通过查阅此选型规范得到通用固定电阻器的基本选型原则，同时能使公司应用的电阻器向优选型号集中，减少项目数量，形成批量采购优势，既能保证质量...
浅谈线绕保险电阻在开关电源中的选型方法-论文
05-20
而线绕保险电阻则外绕熔丝，能够通过调整熔丝长度和阻值来吸收异常浪涌和雷击浪涌，对后端元件提供保护。 电流保险丝的优势在于能效高，遇到异常电流时不消耗能量，不发热，从而不会引发熔壳异常。然而，它也有劣势...
基础电子中的电阻器选型指导书
10-21
《基础电子中的电阻器选型指导书》是针对电子工程师和开发人员的重要参考资料，旨在提供通用固定电阻器的选型原则，以优化电阻器的选用，降低项目成本，提高产品质量和稳定性。书中详细介绍了电阻器的多种类型及其...
电阻的基本选型原则及案例分析[表]
10-22
首先，对于电阻的基本选型原则，文件提到了金属膜电阻器、碳膜电阻器、熔断电阻器、绕线电阻器、集成电阻器、片状厚膜电阻器和片状薄膜电阻器几种类型。每种类型的电阻有其特定的应用场景和优缺点。例如，金属膜电阻...
电子元件电阻知识全解析：参数、分类、应用场景及选型指南
最新发布
07-08
涵盖电阻的参数（如阻值、精度、封装、温度系数等）、高频特性、分类（按封装、工艺、材料等）、作用（如限流、分压、偏置、电流采样等）以及特殊电阻（如偏置电阻、采样电阻、压敏电阻、热敏电阻、0欧电阻）的具体...
Vivado Error问题之[DRC NSTD-1][DRC UCIO-1] FPGA管脚约束问题导致生成bit时报错，如何在不重新Implentation情况下生成bit？
倾城富贵的博客
01-04 3138
Vivado Error问题之[DRC NSTD-1][DRC UCIO-1] FPGA管脚约束问题导致生成bit时报错，如何在不重新Implentation情况下生成bit？
vivado编译出错：[DRC NSTD-1] Unspecified 1/0 Standard: 185 out of 202 logical ports use l/0 standard...
weixin_42942135的博客
12-15 3911
不过请注意，这样做可能会隐藏潜在的硬件问题，因此只应在你确信忽略这些端口的I/O标准是安全的情况下使用。为解决这个问题，你需要为所有未指定I/O标准的逻辑端口指定一个具体的I/O标准。I/O标准定义了端口的电压水平和特性，需要和你的FPGA芯片及外围设备兼容。指出在你的Vivado设计中有大量逻辑端口没有指定具体的I/O标准（：在你的XDC约束文件中，对每个未指定I/O标准的逻辑端口使用。：查阅你的FPGA和外围硬件的文档，了解所需的I/O标准。：确保所有列出的端口都已经设置了相应的I/O标准值。
【Vivado常见问题】【DRC NSTD-1 DRC UCIO-1】无法生成bitstream（部分管脚位置或电平未指定）
weixin_73538444的博客
02-13 2419
直接将上面三句话写在你工程的管脚约束xdc文件的开头。
Vivado 2020.2 [DRC NSTD-1] 问题解决
sea
07-28 1473
VIVADO 2020.2
进行vivado开发时，Generate Bitstream报错[DRC NSTD-1]，详细解决步骤
热门推荐
Ocean的机器学习之路
09-17 4万+
原答案来自原答案 报错如下 [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 4 out of 142 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This...
vivado 如何设置安全状态机模式
读书点滴的博客
11-20 1万+
首先我们要明白为什么要设置安全状态机模式。 具体可以参考以下文章 [doc] FPGA设计中状态机安全性研究 - 豆丁网 (docin.com) 我们在写状态机的时候，会添加default语句（vhdl是ohters）分支，当出现异常状态时，保证状态机能跳转到正常状态。但是EDA工具会对default语句有意的自动忽视，这是对状态机进行优化的结果，故我们需要设置安全状态机模式，保证当出现异常状态时，保证状态机能跳转到正常状态。 在ISE中可以通过设置综合选项，Sefe implement 进行安全状
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值