5、评估电阻性缺陷对基于FinFET的SRAM的影响

评估电阻性缺陷对基于FinFET的SRAM的影响

1. 缺陷评估方法

在评估基于FinFET的SRAM中的电阻性缺陷时，可观察到三种不同情况：
- 缺陷过弱，无法在逻辑层面引发任何类型的故障；
- 缺陷较弱，但足以引发动态故障；
- 缺陷足够大，能够引发静态故障。

为识别故障，需分析读取操作的输出和单元的内部节点。具体评估步骤如下：

1.1 静态故障评估

注入缺陷后，对值进行简单验证。执行单写和读操作（0r0、1r1、0w0、0w1、1w0和1w1）来分析静态故障。

1.2 动态故障评估

执行一次写入操作后，进行n次读取操作（0w0r0n、0w1r1n、1w0r0n和1w1r1n，n最大为50次读取操作）。

1.3 耦合故障评估

与动态故障评估类似，但操作可能在某些单元中执行，而评估在阵列中的不同单元或单元组中进行。

2. 不同类型电阻性缺陷的结果分析

2.1 电阻性开路缺陷

在室温（27 °C）下，对受不同大小电阻性开路缺陷影响的SRAM单元进行模拟，结果如下表所示：
| 缺陷 | 故障 | 20 nm临界电阻 [kΩ] | 16 nm临界电阻 [kΩ] | 14 nm临界电阻 [kΩ] | 10 nm临界电阻 [kΩ] | 7 nm临界电阻 [kΩ] |
| — | — | — | — | — | — | — |
| DFO1 | TF | 15.3 | 13.8 | 12.2 | 13.7 | 16.6 |
| DFO2 | D