Verilog学习笔记HDLBits——Karnaugh Map to Circuit

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

前言

卡诺图：
本节的练习为卡诺图，卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。

一、Karnaugh Map to Circuit

1. 3-variable

Practice:Implement the circuit described by the Karnaugh map below.
翻译:实现下面卡诺图所描述的电路(可以先化简卡诺图得到最简逻辑表达式)。

Solution（不唯一，仅供参考）：

module top_module(
    input a,
    input b,
    input c,
    output out  ); 
	assign out = a|b|c;
endmodule

Timing Diagram

2. 4-variable

Practice：Implement the circuit described by the Karnaugh map below.
翻译：实现下面卡诺图所描述的电路(可以先化简卡诺图得到最简逻辑表达式)。

Solution（不唯一，仅供参考）：

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out  ); 
    assign out = (~a&~d)|(~b&~c)|(b&c&d)|(a&~b&d);
endmodule

Timing Diagram