- 博客(98)
- 资源 (18)
- 收藏
- 关注
RSS订阅原创 频率色散效应及其与时间选择性衰落信道的联系
频率色散效应是由信号的多普勒效应引起的，它会导致信号频谱的展宽和频率上的变化。时间选择性衰落信道是信道随时间变化导致的衰落现象，而频率色散效应是时间选择性衰落信道的具体表现之一。频率色散引发的多普勒扩展与信道的相干时间密切相关，相干时间越短，信道变化越快，时间选择性衰落越明显。在实际通信中，可以通过分集技术、信道估计、均衡等手段来减轻这些效应带来的不利影响。
2024-09-24 19:09:07
1192
原创 Eclipse如何调整编辑器中的字体大小？
Eclipse 中默认不提供通过快捷键直接缩放编辑器字体大小的功能。如果需要经常调整字体大小，你可以考虑安装插件，例如。，它可以添加更多快捷键功能。
2024-09-20 14:37:58
3189
原创 大尺度衰落信道和小尺度衰落信号的区别
特性大尺度衰落信道小尺度衰落信道影响因素路径损耗、阴影效应、障碍物影响多径传播、反射、散射、绕射空间/时间变化随用户在较大范围内的移动而变化，较慢在小范围内快速波动，随位置或时间变化较快频率选择性通常为频率非选择性衰落可以是频率选择性衰落主要模型对数正态分布、自由空间模型瑞利衰落、莱斯衰落模型典型现象信号强度随距离渐进式衰减信号在小范围内快速增强或衰减。
2024-09-18 19:51:59
1366
原创 wifi中的PSR技术
在Wi-Fi网络中，PSR（Preferred Spatial Reuse）是一种新兴技术，旨在提高频谱利用效率，特别是在高密度网络环境中。PSR通过允许多个接入点（AP）和设备在相同频谱资源上同时进行通信，从而提高网络容量和整体性能。
2024-07-11 17:50:22
1181
原创 无线通信中的峰均比概念
高峰均比： 高峰均比意味着信号具有很大的峰值功率，与平均功率相比差异很大。低峰均比： 低峰均比意味着信号的峰值功率接近于平均功率，差异较小。在某些情况下，低峰均比可能会更容易处理，因为信号的动态范围较小。在无线通信中，峰均比（Peak-to-Average Power Ratio，PAPR）是指信号的峰值功率与平均功率之间的比值。具体而言，它是信号的峰值功率除以信号的均方根（RMS）功率。一些调制技术、信号处理方法以及功率控制技术可以用来降低信号的峰均比，以减少对系统的影响。
2024-04-02 15:12:00
2719
原创 ubuntu中的top命令
在 top 的界面中，你可以看到各个进程的 PID（进程ID）、用户、CPU 使用率、内存占用等信息。请注意，top 是一个交互式的工具，你可以通过按键盘上的不同键来执行不同的操作。在使用 top 时，你可以查看 top 的帮助信息，了解更多可用选项和操作。它显示系统中正在运行的进程的详细信息，以及系统的负载情况、内存使用情况等。默认情况下，top 会以实时动态更新的方式显示当前系统的进程信息。k： 杀死选中的进程（会要求输入要杀死的进程的PID）。
2023-12-12 09:45:37
1929
原创 AWK的使用场景及示例
awkawk最适合逐行处理文本文件。它默认以行为单位处理文件，适用于按行分割的文本数据。awk可以方便地根据字段进行分割，使得对列数据进行处理非常方便。默认情况下，awk使用空格或制表符作为字段分隔符，但你可以通过设置-F选项来指定其他分隔符。awk支持强大的正则表达式和模式匹配功能，使得你可以方便地筛选和处理符合特定模式的行。awk具有内建的算术和字符串操作，方便对文本中的数字和字符串进行处理和计算。awk在处理文本表格数据时特别有用。通过print命令，你可以选择性地打印或修改文件中的某些列。
2023-12-08 11:47:54
203
原创 Linux统计文件行数
说明：该命令统计给定文件中的字节数、字数、行数。如果没有给出文件名，则从标准输入读取。wc同时也给出所有指定文件的总统计数。字是由空格字符区分开的最大字符串。这些选项可以组合使用，输出列的顺序和数目不受选项的顺序和数目的影响，总是按下述顺序显示并且每项最多一列。3.统计rtl目录下所有rtl文件代码行数，并去除空行。如果命令行中没有文件名，则输出中不出现文件名。2.统计rtl目录下所有rtl文件代码行数。语法：wc [选项] 文件…行数、字数、字节数、文件名。- c 统计字节数。
2023-10-30 10:04:18
593
原创 无线通信中CSI的含义
CSI的获取通常需要在通信系统中使用特殊的技术，例如在接收端进行信道估计或在频谱中进行探测和测量。CSI允许通信系统更智能地适应不同的信道条件，以提供更高的数据速率和更可靠的通信连接。信道增益可以告诉我们信号的衰减程度，使发送器和接收器能够调整发送功率以获得适当的信噪比。CSI是一种关键的信息，用于评估和描述通信信道的特性，以帮助发送器和接收器在通信过程中做出智能的调整和决策。相位信息（Phase Information）： 除了信道增益，CSI还包括了信道传输过程中的相位信息。
2023-10-25 09:04:59
3241
原创 无线通信中SINR的含义
SINR的数值越高，表示接收信号相对于干扰和噪声更强，通信质量越好。在实际无线通信系统中，高SINR通常对于实现更高的数据速率和更可靠的通信连接非常重要。在无线通信中，SINR代表"Signal-to-Interference-plus-Noise Ratio"，即信号与干扰加噪声比。这是一个重要的性能度量，用于评估和描述接收信号的质量，以及在无线通信系统中的通信性能。在多用户或多信号环境中，不同信号之间可能会相互干扰，降低接收信号的质量。在SINR中，信号代表主要的目标信号，即要接收的有效数据。
2023-10-24 21:11:24
4238
原创 NVDLA阅读笔记
NVDLA阅读笔记Unit DescriptionSystem ArchitectureNVDLA作为深度学习加速器可以集成在SoC中作为一个协处理器；NVDLA有许多数据处理Engine，各Engine都是独立的且可以自由配置，比如不需要池化的网络可以移除Planar Data Processor，各Engine的调度操作可以委托给Microcontroller或者CPU；其中用Microcontroller来调度的方式称为“headed” implementation，用CPU来调度的方式称为“
2022-05-03 14:18:18
3065
原创 跨复位域小结
跨复位域小结跨时钟域我们比较熟悉，但跨复位域可能就比较陌生了。在平头哥实习的一面中，面试官问了我较多跨复位域的问题，主要还是自己在简历里挖了个坑（就不该写设计复位网络的TAT），所以这篇文章就来简要介绍一下跨复位域中存在的一些问题及解决方法。异步复位导致的亚稳态异步复位的释放复位如果在时钟采样沿的前后的一个时间窗口内释放的话会导致输出的Q端存在亚稳态问题，本质上也是触发器建立时间和保持时间的要求，对复位而言就是Recovery Time和Removal Time的要求。为解决异步复位释放的亚稳态
2022-04-02 18:49:17
1835
原创 Verilog_寻找最高有效位的位置
近来在校内论坛上看到有位师兄面试海思的时候面试官问了个寻找最高有效位位置的问题，手痒试试看。题：寻找一16bit无符号数最高bit位的位置思：主要想法是输出的时延要固定，时延不能跟着位置走。于是想到了二分法，这样的话不论什么数，找到结果的时延都是固定的，且吞吐率还高，每个时钟周期都能吃数，启动间隔为1。module top_valid( input clk, input rst, input [15:0] d_in, output reg [3:0]
2021-09-13 21:49:19
4354
9
原创 自己动手写CPU(8)加载存储指令的实现
自己动手写CPU(8)加载存储指令的实现好久没更新blog了，暑假提前放了。现在收假也该收收心了，继续捡起之前的CPU，自己开的坑不管咋样把它填完吧。指令介绍1、加载指令lb(指令码6’b100000)：字节加载指令，用法：lb,rt,offset(base)，作用：从内存中指定的加载地址处，读取一个字节，然后符号扩展至32位，保存到地址为rt的通用寄存器中lbu(指令码6’b100100)：无符号字节加载指令，用法：lbu,rt,offset(base)，作用：从内存中指定的加载地址处，读取
2021-08-04 11:25:46
583
原创 信号检测与估值整理
信号检测与估值整理期末复习季结束了，应该是学生阶段最后一场考试了。知识点整理了不少，放上面留个纪念吧。内容主要包括知识点梳理、考点整理、往年题自己写的参考答案、总复习习题以及20年的往年真题，需要的筒子们下面的链接自取。放两个图大家看看效果吧。下载链接...
2021-07-12 10:28:46
1389
11
原创 为什么D触发器需要建立时间与保持时间
为什么D触发器需要建立时间与保持时间定义建立时间：时钟有效沿到来之前的某段时间内，数据必须稳定，这段时间称为建立时间，用Tsetup或者Tsu表示。保持时间：时钟有效沿到来之后的某段时间内，数据必须稳定，这段时间成为保持时间，用Thold或者Th表示。时序图如下为什么需要建立时间和保持时间从CMOS到建立时间和保持时间这篇文章里作者已经讲的很详细了，我就不再赘述锁存器的原理了，大家有疑问的话可以先去看看这篇文章，这里我只简单举例记录一下我个人对建立时间和保持时间的理解。我们从D触发器的门级电
2021-05-17 10:25:42
4796
原创 Vivado中RTL封装IP流程
Vivado中RTL封装IP流程前言本文记录自己将RTL代码封装成IP的流程，以供之后查阅使用。最近一个月在做一个数据仲裁与转发的项目，已经完成功能仿真，准备将其封装成IP在Block Design中进行调用。实验平台为Vivado 2018.3，编程语言为Verilog，IP的接口主要是一个AXI-Lite接口和一个AXI-Full接口。闲言少叙，我们直接开始。详细流程准备工作新建一个文件夹ip_test，在该文件夹下新建文件夹rtl，将所有RTL源码放入该文件夹，完成准备工作；新建一个文件
2021-05-13 17:19:41
5064
5
原创 HLS中数据的合并与拆分
HLS中数据的合并与拆分在用HLS生成IP的过程中，由于需要充分使用接口的带宽，所以一般我们在输入端将高位宽的数据拆分后作为输入使用，在输出端对数据进行合并后再进行输出。这是我们在设计IP中经常出现的问题，本文总结一下自己在最近的工作中进行数据拆分和合并的经验。数据拆分1、拆分后的数据类型与原数据类型一致//输入的数据数量为IMAGE_SIZE,输出的数据数量为(IMAGE_SIZE<<5)void data_split(ap_uint<512> *data_in,ap_u
2021-05-13 10:10:31
843
3
原创 数字频率计的Verilog设计
数字频率计本设计的项目工程源码链接：数字频率计源码功能描述数字频率计用来测量被测信号的频率，并且本设计能根据被测信号自动切换测量档位，不同测量档位的测试精度不同，测量档位与对应的测量精度如下所示第一档：测量范围1-99999Hz，测量精度1Hz；第二档：测量范围100kHz-999.99kHz，测量精度10Hz；第三档：测量范围1MHz-9.9999MHz，测量精度100Hz；第四档：测量范围10MHz-99.999MHz，测量精度1kHz；原理简述数字频率计的原理十分简单，要测量被测
2021-04-30 14:37:04
9238
5
基于PYNQ复现的BNN重建项目-lfcW1A2
2020-08-13
基于PYNQ的BNN重建项目-lfcW1A1
2020-08-13
cnvW2A2_output.zip
2020-08-12
cnvW1A2_output.zip
2020-08-12
cnvW1A1_output.zip
2020-08-12
xilinx-tiny-cnn.rar
2020-08-12
finn-hlslib.rar
2020-08-12
PYNQ-Z2矩阵乘法加速.rar
2020-06-15
Yolov2复现所需文件.rar
2020-06-13
Verilog原码二位乘法器
2020-05-05
基于Verilog设计单总线8位ALU
2020-05-04
SPI协议Verilog实现
2020-05-03
uart串口verilog源码及详细设计
2020-04-30
Monty Hall问题(车羊问题)matlab程序
2019-12-14
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人