竹海EE---（Mickey WMY)-优快云博客

原创竹海码路（FE篇1)安卓button

本文研究对象主要为button。那么第一要创造button对象。如下所示：第二呢，就是我要看到啊，总不能是很抽象的玩意吧。那就是构造button图像实体。第三，要把这两者关联起来，才有用啊，要不你界面的实体按钮他就是摆设啊。关联方法如下：好了，关于button的构造过程结束了，现在我们需要让他动起来。说白了就是监听它要干啥。主要代码如下：上文你会觉得好像网上有很......

2018-03-11 17:47:58 242

原创竹海设计：用systemverilog设计电路（杂谈）

以上是一个译码器，注意关键always_comb。

2018-02-28 23:44:33 1134

原创 lesson6------uvm基础索引

小编写本文就是为了方便查询UVM的基本组件。基本架构如下：利用uvm_top.print_topology()查看架构基本类框架如下：常用组件如下：verilog 想必做数字的工程师听起来不陌生吧。用verilog设计电路，效率相对较高，但是verilog 语言入门比较难。verilog语言仍有很多弊端。小编带领大家看一看verilog的变性人...

2018-02-25 17:22:12 809

从离开时学电子，需要的的是工具，小编带领大家用multisim软件认识电子的基础。如下图为三极管最简单的电路，通过probe控件可以轻松的获取电流电压信息。比起来手算方便多了，但是这只是模拟，实际搭建电路需要认真思考。软件只能大致模拟，结果并不是非常准确的。深入学习BJT的电气特性，如下进行直流仿真。范围都是随便设计的。如果有问题，再去分析解决。好像完全不靠谱啊，我试着分析，是不是电压太大了，之前...

2018-02-17 12:47:59 453

原创竹海码路（python篇6）新手常见错误-

1ERRORS:app0.userModel.nameM: (fields.E120) CharFields must define a 'max_length' attribute.app0.userModel.passwordM: (fields.E120) CharFields must define a 'max_length' attribute.djiango模型必须有一些参数的定义...

2018-02-15 13:37:15 2598 1

原创竹海杂谈：pspice的一个问题（新建库的问题）

有时候由于仿真的需要的，你必须新建库，建库你会遇到很多问题。小编带领大家看一下，常见问题！****************************************************************************************************************************1 假设你找了一个spice库，以mdl文件来说，...

2018-01-30 16:00:31 2703 2

原创竹海码路（frontend篇3)---------- OOP跟我来

世界一切归于尘土all is object两大杀手锏：对象类三大武器：封装；继承；多态#!/usrself=Nonepython# -*- coding: utf-8 -*-# @File : people.py# @Author: wmy# @Date : 2018/1/21class Person: aera = '地球' def __i...

2018-01-21 23:14:41 210

原创竹海设计：用黑金例子说如何快速分配引脚

如下图示；打开tool菜单选项，打开TCL Script 发现没法添加tcl引脚约束脚本，怎么办找到黑金开发板的自带约束脚本，添加路径到工程文件中，如下图所示：看到没脚本可以看到，然后直接run就行了。我是以黑金举例子，实际来说，约束管脚最好写脚本，赛琳思可能扩展名不一样。脚本可以重复利用，便于移植。若有侵犯黑金，请海涵。这是提高开发效率的...

2017-12-15 12:55:08 734

原创竹海杂谈3_2（文件系统系列) ---------- 从FAT16开始认识文件系统《专栏：寻找我的.doc》

go go go!step 1: 看看FAT是啥玩意先看天书，看不懂看以前关于DBR的文章今天要说的是FAT，因此我们要快点跑；先跑到0c00 地址，看一下有啥？哇字母好多啊！小编在此开始简介FAT。FAT : file allocation table。简单地说就是分配任务。举一个通俗的例子：现在要求做一顿饭，有人需要切菜，有人需要煮水

2017-12-05 19:37:43 292

原创竹海杂谈5 ---------- ISE设计-＞（Gray与Binary的转换）

现代的数字设计中，考虑到实际应用要求，模块的时钟可能频率并不相同，跨时钟域这个比较令人痛疼的问题便油然而生了。为了满足建立时间和保持时间的要求，一种解决异步时钟域数据传送的时序违例方法出现了，采用FIFO来进行异步数据传送。FIFO中读写指针递增电路设计很重要，常规的利用二进制计数器的方法实现指针的递增会产生时序的违例。简单分析，若计数器从ff到00改变，时钟边沿在数据转换的中间时间区域内来到...

2017-12-01 17:17:53 1014

原创纯module的方法实现测试思考

测试激励通过tester的module实现，然后通过initial的方法启动起来。把两个东西链接起来，如图所示，通过module传参bfm的方式实现出来。激励要通过接口发送出去，并且实现不同的激励类型，这里就需要实现个bfm。第三步：建立个测试平台壳，通过run接口把测试调用起来。以上三步，一个简单的纯module实现测试。第一步：定义类，通过构造函数把bfm传进来。以上是两种不同的实现方式，具体思想是一样的。如果用类的方式如何实现呢。

2025-03-04 16:52:06 192

原创覆盖率记录，非cross bin

2. 如下图所示为条件bin. 比如说我要统计复位之后某些出现的情况，就需要用到=>1. 如下所示，最简单的bin,只需要按照中括号的范围进行展开即可。3. 如下图所示为多次bin,比如说我要统计连续出现3的情况。

2025-03-03 18:00:53 137

原创 uvm错误记录4

仔细定位发现，39行用的是vif中的penable, 问题是都是赋值，却出现同时赋值多次，这是因为nonblocking和blocking同时触发导致的，因此，这个一定要代码规范，用nonblocking1一定都用这个，这样避免这些神奇的问题。如下所示，奇怪的是penable莫名其妙的出X。可问题，我发送激励了。

2025-02-14 17:42:59 194

原创 uvm错误记录3

这种直接报出来那个component的，直接顺着错误找就行了，定位可知是sequence对应的sequencer，不匹配，因此coding完底层代码后，一定要检查匹配关系，还有analysis port，driver, monitor等，需要匹配uvm_sequence_item的。如下所示，为常见的uvm错误。

2025-02-14 17:36:38 160

原创 uvm错误记录

如下图所示，为常见的random fail的错误。原因是非rand的类型，是不能random的。

2025-02-13 18:57:00 95

原创 UVM 错误记录2

如下所示为seq_item_port 和seq_item_export的定义。分析，是driver和seqencer的类型不匹配。

2025-02-11 15:47:05 136

原创 uvm timeout的哪些事

如下图所示，设置timeout并未生效，原因多了一个空格，坑。是否加括号呢，如下所示，这两个造型都可以，中间有空格也行。进一步分析，默认是overidable的。那么，我加上单位可以吗，答案是。

2025-01-26 21:05:50 202

原创 system c fetch单元

1. SC_THREAD类型while1之前只会执行一次。2. 需要通过wait来挂起，要不会卡死。图位简单的不带分支跳转的fetch单元。

2025-01-22 15:06:14 197

原创踩坑记录 systemc 2

如下所示，报register port异常，开始怀疑port的链接不对，后还发现是，是sc_signal定义在sc_ctor里面所致。

2025-01-22 13:39:57 115

原创踩坑记录systemc-1

如下图所示，这是因为，在sc_method的方法，里面用了wait方法，应该用sc_thread()

2025-01-22 10:23:38 182

原创 TS1 order set分析

常见的symbol有，PAD和COM等。K是symbol的类型，注意symbol是编码过的数据。K可以理解为关键的意思，为了实现DC的平衡，需要对原有的byte进行各种编码，本文只设计8/10编码，不涉及128b/130b编码。合起来二进制计数为0XBC，值得注意0xBC为未进行8b/10b编码的数据。返回第一幅图片，可以看到最后结束时4a，显然是TS1 order序列。由8b/10b的编码表可知，4a不会属于K编码。但是具体是在polling的那个阶段，是无法从这个TS1序列看出来的，这个需要算。

2024-10-06 15:02:15 439

原创 MIPI包分析

分析可知，第一byte就知道包的类型，姑且记作VC2+DT6。显而易见总共定义了64中类型，规范中定义了一些，用户可以在reserved的空间去扩展包的类型。仔细观察，发现包先传了类型标志，这样解析的时候，就可以根据DT6快速的分辨是短包还是长包，如果是短包，直接有效数据只有2BYTE。反之，再去挨着解析两BYTE，就可以知道有效传输数据多少BYTE，这个封包思想分析下来看，比较简单。如下图所示，长方形圈出来的是数据包的规定区域，注意SOT不在packet的定义区间。最后附上MIPI包的例子。

2024-09-25 08:35:01 275

原创 PCIe configuration 包分析

本文分析默认以EP为几点，不讨论关于RC的内容。本文的重点是配置包（cfgwr，cfgrd）包的分析，分析包的组成，包的作用域以及包的路由方式。开始分析之前，先给出以上的基础知识。

2024-09-24 11:37:34 523

原创关于c语言的const 指针

如上所示，运行结果如下，分析可知，value和data紧密绑定，修改了data，间接就修改了value。如上所示，运行结果如下，通过解引用的方式，改变了data的值。例如 const int * value,可以采用分解记忆法。指针不能修改，数据也不能通过指针修改。value是一个指向常量整形指针变量。value是一个指向整形指针变量。指针是个常量，指向的值可以改变。value是一个指针变量。位置是常量，不能修改。

2024-08-06 09:48:02 218

原创 AMBA - ATB

trace是顾名思义是跟踪的意思ATB是ARM提出的trace数据的BUS，类比AHB/APB，只不过传输的信息是trace。

2024-07-24 13:44:57 244

原创走进USB

所有的controller都是通过RX termination的来控制训练的开始，都是套路而已。当USB升级到3以上，采用了PIPE共用接口，说到底就是一套规则。这段时间可以做一些事情，上电以及复位PHY等。

2023-08-31 15:12:04 140

原创走进USB的U1模式

U1状态小结

2023-07-12 14:14:31 759

原创 M3 architecure

M3的安全性很一般，架构只是采用一个MPU实现对个别空间的访问权限管理。对于复杂的应用，需要多个工作模式，安全模式也有很多，M3在安全上只能算凑合水平。所有的处理器，大体上是一样的，只是在功耗，性能，安全，数据吞吐量直接进行各种折中而已。压缩指令的好处，节省空间，相对来说兼容压缩指令，硬件会设计多一些工作量。采用三级流水线，为了简单，常见的流水线5级，对于带有OOOB的12级较为常见，足可见M3的架构简化了很多。M3只支持AHB或者APB，不支持AXI ，显然不是为了大的数据吞吐量设计的。

2023-07-03 11:46:24 224

原创 USB descriptor

如下为oneplus的插入MIDI模式。

2023-05-10 13:18:19 628

原创验证arbiter的思考

arbiter的思考

2022-08-02 09:34:07 314

原创竹海码路（uvm）objections analysis

objections机制的看法

2022-06-18 10:34:21 1345 2

原创竹海杂谈：DFT step by ZHUHAI

为什么要做DFT ？随着集成电路制造技术和复杂度的提高，集成电路设计工程师可以将一个系统集成在一个芯片中，其中可能包括逻辑部分、存储器、模拟部分、模数混合部分等等，这样的系统称为片上系统，也称为系统芯片（SoC）。相对于板上系统，系统芯片极大地缩小了系统体积，减少了板级系统中芯片与芯片之间的互连延迟，从而极大地提高了系统的性能。为了缩短上市时间和节约开发成本，系统芯片越来越多的采用嵌入式核进行设计，这些嵌入式核被称为IP（Intellectual Property）核，这种基于库资源的IP复用设计方式将

2021-07-25 14:28:21 757

原创竹海码路：struct

C中当开发内核驱动或者系统建模的时候，常常用到结构体，那么小编通过一篇文章漫谈一下结构体。导入实际的使用场景，假如现在需要对一个miao'sh

2021-06-12 16:43:57 124

原创竹海码路（驱动篇1）---------- USB认知

建立唯一标识usb_device_id是给USB core看，来确定设备需要哪个程序，对于热插拔设备来说，当插入设备时候应该自动加载那个驱动程序structusb_device_id-identifiesUSBdevicesforprobingandhotpluggingMODULE_DEVICE_TABLE是允许用户空间的工具判断驱动程序可以控制怎么的设备告诉老东家用户和USBcore有很大的交互structusb_driver-iden...

2021-04-10 10:53:36 134

原创竹海码路（驱动篇2）------- linux driver attempt（cdev)

welcome to send question to zhlhwmy@163.combasic:1 cdev就是一个对象，用的是结构体的壳`struct cdev {` struct kobject kobj; struct module *owner; const struct file_operations *ops; struct list_head list; dev_t dev; unsigned int count;};`file_operation 通俗点讲文件操

2021-04-04 21:43:03 138

原创竹海杂谈0(曾经走过的坑2)- ----- cadence的环境配置

时间回溯到9年前，接收到一个任务，帮助导师去搭建模拟环境，一看好多套套件，当时还是一个初识环境变量的小伙。网上的各种，个人觉得真的有点乱，于是再次分享一下新的。环境变量无非是两种，一种是我自定义的环境变量，另一种是cadence软件要求设置的环境变量。举个例子CDS_ROOT与CDSHOME，有时候很纠结到底是写ROOT还是HOME，经过反复尝试才知道有的必须是HOME，这真的是个坑。如下是当时套件的环境变量设置，用什么脚本其实都可以，并不是非要shell或者bashrc。希望对读者有所帮助..

2021-04-01 20:35:11 2796 3

原创竹海杂谈0(曾经走过的坑3)---- ------ repo部署

小编很久之前都想做一个经验分享，于是做了这一系列“曾经走过的坑” 。回到10年前，第一次使用开发驱动，然后安装cadence的过程中，发现很多库没有，操作起来很不是方便。于是找百度，发现可以通过yum安装，安装的时候发现自带的repo好难用啊，于是各种学习，然后就总结了一套很好用的repo 表，如下，分享给大家[base]name=centos - basebaseurl=http://mirrors.ustc.edu.cn/centos/6/os/x86_64/gpgche...

2021-04-01 20:27:44 134

原创竹海设计：我眼中的ZYNQ

ZYNQ是一个神一样的存在，硬件设计师不需要绞尽脑汁去思考嵌入式应用如何移植BSP；同样软件工程师也不需要深入弄清楚硬件的实现原理和架构。听起来像是两全其美，你觉得呢？ ZYNQ到底好用吗？该如何用呢？如何开始呢？暂且放下放下这些疑问。你好我是竹海EE读了小编下文你就会有答案。ps7_cortexa9上的舞者1. zynq的结构如下图所示。麻雀虽小，五脏俱全。曾有人问我，这个图如何用。关于这个问题。这样回答可能合适。首先看看框框有几个，有没有注意到大的PS和PL。这个很重要。不要只..

2020-12-13 23:37:27 1316 8

原创 lesson2 ----------------------------- 超快速进位加法器设计

整体原理图如图所示考虑到进位链过长反而容易产生不稳定时序。延迟也比较大，本次采用4级网络设计，进位链的结构只有4级。如图所示，A B为加法器的输入信号，S为加法器的输出信号，其中S[16]是加法器进位输出。其中PG4模块为进位传播信号P和进位产生信号G的产生模块。和每一级的进位无关。Chain模块为曼彻斯特进位链进位信号产生模块，其输入为上文所提到的P和G信号...

2019-12-01 20:08:24 1608 2

原创竹海码路（嵌入式篇1）---------- 玩爆LED

LED 是发光二极管，发光的原理是基于能带电子跃迁理论。LED应用范围很广，本文针对LED进行详细阐述。首先给出点亮的原理。如下图所示，为低电平点亮LED连接图。值得注意的是电阻的选择。电阻太小。LED会烧毁，电阻太大，LED会亮度不够。常规在10毫安左右。如果电源电压为5V，则电阻大概500左右。上文给出的是低电平点亮，此外还有高电平点亮。LED使用有两种存在形式：单独和组合。...

2019-03-30 17:19:41 200