FPGA 逻辑单元（LE/LC）的基本结构

FPGA（现场可编程门阵列）的逻辑单元（Logic Element, LE 或 ​Logic Cell, LC）​ 是其可编程逻辑的最小单元，负责实现组合逻辑、时序逻辑及算术运算。不同厂商的命名略有差异（如 Xilinx 的 ​Slice、Intel 的 ​ALM），但其核心结构相似。以下是逻辑单元的典型组成：

---

一、逻辑单元的核心组件

1. ​查找表（LUT, Look-Up Table）​

   • ​功能：实现任意组合逻辑函数，本质上是一个可编程的真值表。
   • ​输入/输出：通常为 4 输入、1 输出（4-LUT）或 6 输入（6-LUT）。
   • ​示例：4-LUT 可存储 24=16 种输出值，支持任意 4 输入逻辑（如 AND、OR、加法进位）。

2. ​触发器（Flip-Flop, FF）​

   • ​功能：存储 LUT 的输出，实现时序逻辑（如计数器、状态机）。
   • ​类型：D 触发器为主流，支持同步/异步复位（Reset）和置位（Set）。
   • ​时钟控制：时钟信号（CLK）驱动，可选择上升沿或下降沿触发。

3. ​多路复用器（MUX）​

   • ​功能：选择信号路径（如旁路 LUT 直接输出，或级联多个 LUT）。
   • ​应用：扩展输入位数（如将 4-LUT 级联实现 6 输入逻辑）。

4. ​进位链（Carry Chain）​

   • ​功能：优化算术运算（如加法器、乘法器），快速传递进位信号。
   • ​优势：避免通过通用布线，减少关键路径延迟。
   • ​示例：在 4 位加法器中，进位信号通过专用线路传递至相邻逻辑单元。

5. ​其他专用电路

   • ​分布式 RAM：利用 LUT 实现小型存储器（如 FIFO）。
   • ​移位寄存器：通过 LUT 配置为串行移位功能。
   • ​控制信号：时钟使能（CE）、复位/置位（RST/SET）的全局或局部配置。

---

二、逻辑单元的工作流程

1. ​组合逻辑模式：

   • LUT 根据输入计算输出，直接通过 MUX 输出到布线资源或下一级逻辑。
   • ​示例：assign y = a & b → 映射到 LUT 的真值表。

2. ​时序逻辑模式：

   • LUT 的输出经过触发器存储，在时钟边沿更新输出。
   • ​示例：计数器逻辑：

     always @(posedge clk) count <= count + 1;

3. ​混合模式：

   • LUT 和触发器协同工作，如状态机（组合逻辑 + 时序存储）。
   • ​示例：状态转移逻辑由 LUT 实现，当前状态由触发器存储。

---

三、逻辑单元的扩展与互连

1. ​逻辑单元集群

   • ​Slice（Xilinx）​：包含多个逻辑单元（如 8 个 LUT + 16 个 FF），共享进位链和控制信号。
   • ​ALM（Intel）​：自适应逻辑模块，支持灵活拆分输入（如 6-LUT 可拆分为两个 5-LUT）。

2. ​全局与局部布线

   • ​全局布线：跨区域的低延迟路径（如时钟网络）。
   • ​局部布线：逻辑单元间的直接连接，优化时序性能。

---

四、不同厂商的实现差异

​厂商/术语	​逻辑单元结构	​特点
​Xilinx (CLB/Slice)	每个 Slice 含 8 LUT + 16 FF	支持分布式 RAM、宽 MUX 模式
​Intel (ALM)	自适应逻辑模块（ALM），6-LUT + 2 FF	输入灵活拆分，高效实现宽逻辑函数
​Lattice (PFU)	可编程功能单元（PFU），4-LUT + FF + 算术逻辑	低功耗设计，适合边缘计算

---

五、逻辑单元的应用优化

1. ​资源利用率
   • 合并相关逻辑，减少 LUT 和 FF 的使用（如状态编码优化）。
2. ​时序优化
   • 关键路径使用专用进位链，减少逻辑级数。
3. ​功耗控制
   • 关闭未使用的触发器时钟使能（CE）或选择低功耗模式。

---

总结

FPGA 的逻辑单元通过 ​LUT + 触发器 + 专用电路 的灵活组合，实现了可编程性和高性能的平衡。理解其结构有助于：

• 优化代码映射（如减少 LUT 层级）。
• 提升时序性能（利用进位链和专用布线）。
• 合理规划资源（如分布式 RAM 替代 Block RAM）。

通过工具（如 Vivado、Quartus）的综合报告和原理图视图，可直观分析逻辑单元的使用情况，指导硬件设计优化。

参考：

1. http://blog.youkuaiyun.com/lg2lh