ZYNQ进阶之路5--PS端hello xilinx zynq设计

在ZYNQ进阶之路1-4中我们大致了解了ZYNQ PL端的开发流程以及使用verilog硬件描述语言写了几个硬件模块，希望大家在之前的章节中能有所收获，如果其中有技术上的问题属于博主技术知识有限希望读者多多谅解！也希望能通过博主邮箱（wanpengwork@163.com）告知博主，达到相互学习共同进步的目标。在接下来的几章节中博主主要针对PS端的基础开发流程以及外设模块设计，本章节讲解PS端hello xilinx zynq的设计，主要是熟悉基础开发流程。

首先我们打开vivado2018.1创建新的工程：

接下来按照第一章节中的工程创造流程操作接OK了，工程创造完成后如下所示：

接下来点击Create Block Design,设置Design name为ps_hello_xilinx_zynq:

点击图标添加ZYNQ PS的IP，xilinx将PS端的A9处理器以IP核的形式呈现的：

然后双击这个IP核进入设置界面：