ZYNQ进阶之路6--自定义AXI4 IP打包（PWM）

在之前的章节中我们讲有PL的一些单独教程，但后面我们会涉及到PS和PL协同工作的教程，这必然涉及到PS与PL的通讯，在ZYNQ中PS和PL的通讯大多是通过AXI-4总线实现的，AXI总线是ARM 1996年提出的微控制器总线家族AMBA中的一部分，其中AXI4主要面对高性能的地址映射通讯需求，AXI4-Lite是一个轻量级的，适用于吞吐量较小的地址映射通信总线，而AXI4-Stream主要面向高速流数据传输。具体的AXI4总线协议大家可以去ARM或者XILINX的官网查询相关文档。所以想要PS端能够控制或者传输数据到PL端其中一个方法就是将我们的PL端的逻辑模块打包成AXI4 总线类型的IP。嗯。。。。这里就话不多说了，本章节我们将ZYNQ进阶之路2中的PWM模块打包成AXI4 IP，来看如何操作吧。

首先我们要重新新建一个新建工程步骤如ZYNQ进阶之路1中所述，不再累述。

建好工程后的界面如下所示：

选择菜单栏 Tools > Create and Package IP

选择创造Creat a new AXI4 peripheral：