今中午，华为被Intel主导的CXL标准组织Suspend

最新推荐文章于 2025-09-21 16:18:09 发布

转载最新推荐文章于 2025-09-21 16:18:09 发布 · 1.3k 阅读

北京时间2019年5月29日11:30，CXL向会员通告暂停与华为的一切接触。华为仍是CXL成员，但会员访问和特权被暂时中止，无法获取CXL机密资料。此外，内容还提及《大话计算机》相关信息及博主简介。

640?wx_fmt=png

北京时间2019年5月29日中午11:30，CXL（Compute Express Link，详见这里）正式向所有会员发出通告，该组织将暂停与华为的一切接触。

To be clear, Huawei isstill a CXL member, but their membership access and privileges have beentemporarily suspended. As of now they have no access to any CXL confidentialmaterials including meeting minutes and recordings.

扩展阅读

连书都得看国外写的才能做好芯片？这有人不服！

《大话计算机》同款T恤，我要了！！

终于来了！手慢无！《大话计算机》开放预售！

位于计算机内存中的黑洞

《大话计算机》动图一则展示

《大话计算机》序言① by廖恒

《大话计算机》序言② by 包云岗老师

《大话计算机》序言⑦ by @去流浪

640?wx_fmt=png

博主简介：冬瓜哥，《大话计算机》与《大话存储终极版》、《大话存储后传》图书作者。多项技术专利发明人。

现任某半导体公司高级资深架构师。

640?wx_fmt=png 大话计算机大话存储

长按扫码可关注

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

大话存储

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

存算芯片与CXL 4.0的协同：近内存计算与光子互连的全栈融合架构

MHD0815的博客

08-26

923

CXL 4.0×128通道（理论带宽2TB/s）与存算芯片的64通道ReRAM并行，实现3.2TB/s的端到端吞吐，满足千亿参数模型训练需求。存算芯片将计算单元嵌入ReRAM阵列（如后摩智能M50），数据访问延迟从100ns降至10ns，与CXL 4.0的1μs延迟形成互补。CXL 4.0引入PAM-4编码与自适应路由算法，支持存算芯片的FP16/INT8混合计算，带宽利用率提升至92%。：探索存算芯片与CXL 5.0的协同，支持量子计算与光子互连，构建从芯片内计算到全球数据中心的无缝融合架构。

CXL 3.2 spec中英文翻译

qq_27846717的博客

07-22

202

CXL 3.2 spec中英文翻译

参与评论您还未登录，请先登录后发表或查看评论

CXL协议-第一章

qq_41305217的博客

02-23

2210

本文档中的信息适用于设计或架构与计算快速链接（CXL）或Flex总线相关联的任何硬件或软件的任何人。

cxl_spec_v1p1.pdf

08-31

一种新的计算互连标准Compute Express Link（简称CXL），以实现数据中心CPU和加速器芯片之间的超高速互连。

CXL spec 3.0 Compute Express LInk 3.0

05-29

CXL spec 3.0 Compute Express LInk 3.0

cxl协议理解

jason的笔记

09-17

6408

CXL的全称是Compute Express Link ,CXL是一种东岱的多协议的互联技术总线，提供了类似PCIE的CXL.io协议 CXL分为三种子协议，分别是CXL.io, CXL.cache,CXL.mem，这三种协议可以全部使能也可以部分使能，但是CXL.io 必须是能，CXL协议的关键优势就在于访问设备可以做到低延时和高带宽. CXL.cache协议允许设备保存缓存cacheline到本地 CXL.mem协议允许设别是全一致性的内存设备，这种设别可以被当作"System RAM and/or

CXL概述（二）

这个地瓜真是甜啊

11-21

5659

CXL1.0 2.0. 3.0 差异对比，应用场景。CXL 提供内存一致性和内存语义(load/store)，其带宽可与 PCIe 带宽相匹配，同时延迟大大低于 PCIe。

[CXL]概述

BIG_APPLE1的博客

07-04

853

CXL 3.0在性能和功能上进行了显著提升。属于 CXL 协议所定义的第三种（Type 3）设备类型，支持 JEDEC DDR4 和 DDR5 标准，兼容 CXL 1.1/2.0 规范，支持 PCIe5.0。CXL协议的演进体现了从单一设备内存扩展到多设备资源共享的转变，其核心目标是通过一致性内存访问和高效通信机制，解决现代计算系统中的内存墙和IO墙问题。CXL 3.2 引入了更多高级功能，如改进的池化内存管理和基于端口的路由（PBR），这些功能有助于优化内存资源的分配和管理，同时支持更灵活的拓扑结构。

古猫洞察｜华为2025全联接大会的那些事儿

最新发布

存储随笔

09-21

3280

华为在上海发布全球最强算力集群，突破性推出支持15488张昇腾卡的超节点系统，并宣布开放UB互联技术规范，重构AI基础设施生态。由于出差行程冲突，古猫也是趁着大会最后一天9/20周六早上去转了一圈。看到一些感兴趣的内容在这里跟各位读者做个分享。本文涉及内容均为公开信息，仅代表个人观点，供参考！2025年华为全联接大会（HC 2025）于9月18日至20日在上海举行。华为轮值董事长徐直军主题演讲《以开创的超节点互联技术，引领AI基础设施新范式》为本届大会奠定基调。

白话GPU-03之围剿NVLink？CXL、UALink及产品一文详解

leafff123的博客

09-12

1625

CXL的诞生源于一个关键的行业问题：传统PCIe接口在缓存一致性、内存共享和低延迟通信方面逐渐显露出不足。随着异构计算（CPU、GPU、FPGA及AI加速器）的迅猛发展，这些瓶颈日益突出。当谈及高速互联技术时，英伟达无疑占据了显著位置，其NVLink/NVSwitch及InfiniBand为全球互联技术的发展指明了方向，促使PCIe总线成为GPU互联的关键技术路径。天下苦英伟达久矣，全球的云服务、芯片、网络设备厂商希望通过联合构建开放协议与标准来试图改变英伟达在GPU互联网技术与产品层面一家独大局面。

华为物联网终端安全技术规范.pdf

09-20

华为物联网终端安全技术规范华为物联网终端安全技术规范是华为技术有限公司发布的一份物联网终端安全技术规范文档，该文档旨在为物联网终端设备提供一份安全技术规范指南，帮助设备制造商和开发者更好地理解和实现...

CXL_white_paper.pdf

05-03

CXL is an alternate protocol that runs across the standard PCIe physical layer CXL uses a flexible processor port that can auto-negotiate to either the standard PCIe transaction protocol or the alternate CXL transaction protocols Targets very high bandwidth with extremely low latency for .cache and .mem First generation CXL aligns to 32 GT/s PCIe 5.0 CXL usages expected to be key driver for an aggressive timeline to PCIe 6.0

CXL协议

m0_70772379的博客

08-30

2589

ARB/MUX 在来自 CXL 链路层的 CXL.io 和 CXL.cache/mem 的请求之间进行仲裁，跟据仲裁结果对数据进行多路复用，该结果使用加权轮询仲裁和主机设置的权重。CXL.mem是访问内存的，使用加载和存储命令为处理器提供了对设备附加存储器的访问，其中处理器作为主设备，CXL 设备作为从设备，能够支持易失性和持久性的存储器架构。CXL.cache是访问缓存的，定义了处理器与设备之间的交互，允许连接的 CXL 设备使用请求和响应方法，以极低的延迟高效地缓存处理器内存。

CXL 概述

热门推荐

这个地瓜真是甜啊

07-08

2万+

CXL2.0 简介，对CXL简单介绍

【亲测免费】探索CXL 3.1 SPEC：解锁高性能计算的新纪元

gitblog_09796的博客

10-21

789

探索CXL 3.1 SPEC：解锁高性能计算的新纪元【下载地址】CXL3.1SPEC资源下载本仓库提供CXL 3.1 SPEC文档的下载，该文档是从事CXL（Compute Express Link）研发的工程师必备的技术资料。CXL 3.1 SPEC详细描述了CXL技术的规范和标准，涵盖了从基础概念到高级应用的各个...

大数据存储：Intel--CXL加速存储堆栈服务工作流

hzp666的博客

11-06

283

1.高性能存储构建的挑战与需求：高性能存储系统需要满足可扩展性、去中心化和高安全性的需求，但现有加速器卸载技术在面对不断增长的性能要求时已显得不足，尤其在存储和计算资源整合上面临挑战。2.DPU与CXL的创新应用：利用DPU作为基础设施的核心处理单元可以增强存储节点的计算能力，同时，通过引入CXL互连标准实现CPU和DPU间的高效数据交换，解决PCIe带来的协同处理限制，从而提高系统整体性能。3.软件栈优化与云服务架构：通过SPDK软件栈优化存储操作，减少数据移动，提高I/O性能。

唯有自身强大才能呼风唤雨—Intel要携CXL一统互联江湖了吗？

存储随笔

09-07

1410

未来CXL将是巨大的机遇，CXL扩展expander、内存池化、加速计算、CXL switch都将发挥各自的能量，打造强大的CXL生态，造福互联世界，让我们共同期待！

【免费下载】 CXL 3.1 SPEC资源下载

gitblog_09802的博客

10-16

739

CXL 3.1 SPEC资源下载【下载地址】CXL3.1SPEC资源下载本仓库提供CXL 3.1 SPEC文档的下载，该文档是从事CXL（Compute Express Link）研发的工程师必备的技术资料。CXL 3.1 SPEC详细描述了CXL技术的规范和标准，涵盖了从基础概念到高级应用的各个方面，是学习和掌握C...

CXL 3.0协议规范发布，支持高效计算互联

随着越来越多的厂商（包括Intel、AMD、NVIDIA、华为、阿里平头哥等）加入CXL联盟并推出支持CXL的产品，预计在未来几年内，CXL将成为数据中心基础设施的核心组成部分，广泛应用于云计算、边缘计算、高性能存储和下...