【 FPGA 】状态机的模型之Mealy型状态机

上篇博文讲了：Moore型状态机，这篇博文和上篇博文思路一致，如果读懂了上篇博文，这篇博文就很容易理解了。

如果一个状态机的输出是由现态和输入共同决定的，那么它就是一个Mealy型的状态机。而按照驱动输出的数字电路特性，又将Mealy型状态机细分为Mealy 1型、Mealy 2型、Mealy 3型，详细介绍如下：

（1）Mealy 1型

Mealy 1型状态机的原理框图如下图1所示：

上上图可以看出，对于Mealy 1型状态机来说，由于次态和输出均由现态和输入通过组合逻辑共同决定，因此可以将状态转移部分和输出生成部分合并成一个部分，兼并产生状态机的次态和输出。

当下一次时钟有效沿到来时，现态寄存器完成刷新，次态成为了新的现态，而新的现态和新的输入共同作用产生新的次态和新的输出，如此往复。

与Moore1型状态机类似，Mealy 1型状态机的输出也是直接通过组合逻辑产生的，若想通过添加输出寄存器来获得寄存输出，经过输出寄存器寄存后的输出其实对应的是状态机上一个状态与输入。

（2）Mealy 2型

Mealy 1型状态机的缺点也是寄存后的输出并不对应此时的现态，因此，通过对Mealy 1型状态机的原理结构图进行一些简单的修改，可得

Meal