Reborn Lee

[HDL 9-806] Syntax error near "non-printable character with the hex value '0xc2'". ["F:/Blog/vivado_csdn/project_freq_detect/source/counter_10.v":24]

文章目录前言问题描述解决方案前言更新一个简短的水文，仅仅是为了记录bug。当我使用Vivado进行行为仿真的时候，提示标题所示的错误，另一个程序正在使用此文件，如何解决呢？问题描述说说我的具体仿真情况，一开始启动仿真肯定是没有问题的，但是仿真的过程中，随时修改了下代码（代码在第三方编辑器中打开），继续仿真就提示了如上问题。即：这在我以前的仿真中是没有出现过得，个人觉得也不该出现，原...

更新IP时候，出现这个报错：No IP specified. Please specify IP with ‘objects’。这些提示几乎起不到作用，我根本看不出出现了什么错误，没有指明IP？

最近遇到一个问题，就是在使用FPGA上的一对差分时钟的时钟，总是提示这样的错误：[Place 30-172] Sub-optimal placement for a clock-capable IO pin and PLL pair. If this sub optimal condition is acceptable for this design, you may use the CL...

在Vivado调试工程时候，是不是有这么一个习惯（至少是我），只要不是error，哪怕再多的critical warning，也不多看一眼，认为与我无关，只是相应的EDA工具多此一举。嗯，，，有时候固然如此，工具不太智能，但是我们要发挥人为的价值，练就火眼金睛，去察觉哪些会对我们的工程产生影响，哪些有必要解决。今天的猪脚是如下的critical warning：[Common 17...

纠错是一个很考验耐心与运气的事情，有时候真的让你怀疑人生。最近，我再做一个SRIO以及Auraro 通信的事情，使用了Xilinx提供的例程，可是就是这个看似权威的例程，出现了一些让我感觉“莫名其妙”的错误，搞得一头雾水。今日，就讲讲这个错误是如何解决的吧。错误一：[DRC NSTD-1] Unspecified I/O Standard: 10 out of 16 logical...

由于实在不是太懂VHDL，而工程中难免会遇到前人留下的程序中使用的就是VHDL，于是遇到报错难免会有点头大。昨天晚上就把别人的VHDL程序移植了过来，本以为大功告成，没想到出现如下这种错误，没能解决，留到了今天：package 'ary1' not found in library 'work'?先定位到提示错误的模块的地方：原想这部分程序是照搬别人的呀，怎么会出错呢？...

在使用Verilog进行项目开发的时候会遇到各种各样的错误，语法错误还好，容易排查，但是遇到了逻辑错误以及其他隐形的错误总是让人头大，下面这个问题，用一种非人类语言提示的错误，着实让人望而生畏，不过也并非不能解决，这得益于前人遇到过这种问题，并给出了解决方案，见文末参考链接。行为仿真时错误提示：[VRFC 10-3032] 'xbip_pipe_v3_0_5.xbip_pipe_v3_0_...