高速串行总线技术
关注
分享
扫一扫
FPGA高速串口区包括SRIO、PCIe、Aurora等。
李锐博恩
退网中
展开
-
高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术
Transceiver的TXP/TXN以及RXP/RXN的引脚电平标准是不可选的，其实只是没有开放选择，人家固定好了，不需要你选择原创 2020-12-28 00:02:43 · 4896 阅读 · 1 评论 -
高速串行总线设计基础（七）揭秘SERDES高速面纱之时钟校正与通道绑定技术
有时，需要移动的数据量超出一个串行链路所能容纳的范围。在这些情况下，并行使用多个链路来传输数据。完成此操作后，输入流必须对齐。此过程通常称为通道绑定原创 2020-12-27 23:39:23 · 3918 阅读 · 2 评论 -
高速串行总线设计基础（六）揭秘SERDES高速面纱之数据包与参考时钟要求
空闲符号或序列是另一个重要的数据包概念。每当没有信息要发送时，就会发送这个符号。连续传输数据可以确保链路保持对齐，PLL保持恢复的时钟锁定。原创 2020-12-24 00:49:34 · 2905 阅读 · 0 评论 -
高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案
在大多数情况下，其中一个符号有6个0和4个1，另一个符号有4个0和6个1。监视1和0的总数，并根据需要选择下一个符号，使线路恢复直流平衡。这两个符号通常被称为+和-符号。原创 2020-12-24 00:35:26 · 3044 阅读 · 0 评论 -
高速串行总线设计基础（四）眼图的形成原理
总的来说，如何看眼图呢？眼图的“眼睛”张开的大小反映着码间串扰的强弱。“眼睛”张的越大，且眼图越端正，表示码间串扰越小；反之表示码间串扰越大。原创 2020-12-23 01:03:25 · 7125 阅读 · 0 评论 -
高速串行总线设计基础（三）SERDES的通用结构介绍
本文介绍一些Serdes的通用结构原创 2020-12-23 00:30:06 · 7106 阅读 · 1 评论 -
高速串行总线设计基础（二）什么是MGTs以及MGTs的优势在哪里？
几乎任何地改变都是趋利避害：拿芯片间通信为例，过去几乎完全是并行总线，碍于技术限制，使用串行总线所需的serialize（串行化）以及deserialize（解串行化）所需的逻辑量远远超过了减少引脚数量所带来的节省。得不偿失！原创 2020-12-19 22:26:30 · 3468 阅读 · 2 评论 -
高速串行总线的设计基础（一）同步时序模型介绍
大体上，有三种时序模型用于芯片间通信，那就是系统同步，源同步以及自同步原创 2020-12-09 23:25:14 · 4020 阅读 · 0 评论 -
Avalon总线基础介绍（数据手册版）之Avalon-MM接口
此文没有个人观点，仅仅是数据手册的阅读，属于记录笔记类，对于实际应用有没有直接的效果处于未知状态，还需实践后总结精华。原创 2020-08-16 02:46:08 · 13202 阅读 · 2 评论 -
SPI通信协议基础
当您将微控制器连接到传感器，显示器或其他模块时，您是否考虑过这两种设备如何相互通信？他们到底在说什么？他们如何互相了解？原创 2020-08-12 09:01:17 · 4581 阅读 · 3 评论 -
高速串行总线系列（6）PCI Express的带宽为什么可以这么大？
PCI Express是一种高速串行连接，其运行方式更像是网络而不是总线。翻译 2020-08-09 02:36:52 · 3386 阅读 · 0 评论 -
高速串行总线系列（5）总线的各种基础问题
总线的位宽、带宽、工作频率是什么？这里给你答案。原创 2020-01-28 21:28:59 · 3271 阅读 · 0 评论 -
高速串行总线系列（4）IBERT 使用介绍
使用IBERT IP核可以确定你的GTX 通道是好的还是坏的，避免一顿调试，最后发现MGT Bank根本就没工作起来。原创 2019-12-24 19:34:46 · 7816 阅读 · 2 评论 -
高速串行总线系列（3）GTX/GTH 物理层结构分析
初步认识并理解GTX的物理层结构，有利于对GTX进行使用。玩GTX，不懂一点物理层，玩个蛇头。原创 2019-12-23 23:02:29 · 15473 阅读 · 5 评论 -
高速串行总线系列（2）高速串行总线技术总览
本文只是简单介绍一下各种嵌入式高速串行总线的使用场景以及定位。原创 2019-12-17 20:30:45 · 7514 阅读 · 0 评论 -
高速串行总线系列（1）8B/10B编码技术
嵌入式高速串行总线技术总会用到一种编码方式就是8B/10B编码，但是到底这种编码是如何实现的呢？这里尝试揭开它的面纱。用高速串行总线不懂8B/10B编码恐怕找工作也会吃亏呀。原创 2019-12-17 11:40:53 · 6544 阅读 · 0 评论 -
【FPGA】SRIO IP核的三层协议的作用？
SRIO这种高速串口复杂就复杂在它的协议上，三层协议：逻辑层，传输层以及物理层。数据手册会说这三层协议是干什么的呢？也就是分工（【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port））：逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。传输层提供数据包从端点移动到端点所需的路由信息。...原创 2019-06-08 12:43:07 · 2556 阅读 · 0 评论 -
【FPGA】SRIO IP核系统总览以及端口介绍（二）（I/O Port 含义介绍）
上篇博文：【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port）根据数据手册PG007，介绍到了逻辑层接口的IO口，今天想研究下，这些端口如何使用，结合实际问题来想想这个问题。我们知道I / O端口可以配置为两种样式之一：Condensed I/O or Initiator/Target.我们考虑使用Initiator/Target...原创 2019-06-08 18:19:52 · 4764 阅读 · 0 评论 -
【FPGA】SRIO IP核系统总览以及端口介绍（三）（Messaging Port、User-Defined Port介绍）
Messaging Port消息传递端口是可选接口（消息也可以组合到I / O端口上，并使用Vivado集成设计环境（IDE）设置视为写入事务）。 单独的Messaging端口遵循Initiator / Target样式。Initiator / Target端口样式允许将针对远程设备的事务与针对本地端点的事务分开。 图2-5详细说明了Messaging端口。本地端点生成的请求放在消...原创 2019-06-08 21:22:27 · 2578 阅读 · 0 评论 -
【FPGA】SRIO IP核系统介绍之事务类型（Transaction）
RapidIO规范定义了几种事务类型。 每种事务类型执行不同的功能。 IP核的事务支持是通过Vivado®集成设计环境（IDE）设置的。表3-1列出了已定义的事务类型，并指示事务所属的LOG端口。 如果事务不是表3-1中定义的事务，或者在Vivado IDE中未启用对事务的支持，则认为该事务不受支持。 如果不支持接收的事务，则它将显示在用户定义的端口上。 如果用户定义的端口不存在，则在IP核内...原创 2019-06-09 17:02:22 · 3131 阅读 · 0 评论 -
【SRIO】1、RapidIO协议概述
目录一、RapidIO背景介绍二、RapidIO协议概述2.1 包与控制符号2.2 包格式2.3 事务格式与类型2.4 消息传递2.5 全局共享存储器2.6 流量控制2.7 串行物理层三、I/O逻辑操作与包格式3.1 引言3.2 请求包格式3.3 响应包格式3.4 常用的I/O逻辑操作事务四、维护操作与包格式五、消息操作与包格式5...转载 2019-06-09 18:00:54 · 12944 阅读 · 1 评论 -
【SRIO】2、RapidIO串行物理层的包与控制符号
目录一、RapidIO串行物理层背景介绍二、RapidIO串行物理层的包格式2.1 串行物理层包格式与并行物理层包格式的区别2.2 RapidIO串行物理层包格式2.3 RapidIO串行物理层包保护三、RapidIO串行物理层的控制符号3.1 控制符号介绍3.2 控制符号格式3.3 stype0控制符号3.4 stype1控制符号3.5 控制符号保护...转载 2019-06-09 20:39:34 · 3036 阅读 · 0 评论 -
【SRIO】3、RapidIO串行物理层的包传输过程
目录一、引言二、串行物理层的PCS层与PMA层2.1 PCS层的功能2.2 PMA层的功能2.3 术语定义2.3 8B/10B传输码2.4 字符和码组记号2.5 运行不一致（Running Disparity）2.6 8B/10B编码2.7 发送顺序2.8 8B/10B解码2.9 特殊字符与纵列三、使用串行物理层3.1 端口初始化过程3....转载 2019-06-09 20:42:14 · 3289 阅读 · 0 评论 -
【SRIO】4、Xilinx RapidIO核详解
目录一、RapidIO核概述二、RapidIO核接口说明2.1 逻辑层接口2.2 Buffer接口2.3 物理层接口2.4 寄存器空间三、使用RapidIO核3.1 设计指南3.2 时钟3.3 复位3.4 RapidIO协议简介四、RapidIO核配置五、总结六、参考资料一、RapidIO核概述 RapidIO核的设计标准来源于Ra...转载 2019-06-09 20:47:20 · 9769 阅读 · 0 评论 -
【SRIO】5、Xilinx RapidIO核例子工程源码分析
目录一、软件平台与硬件平台二、打开例子工程三、例子工程详解3.1 工程概述3.2 工程结构3.3 工程分析四、工程源码分析3.1 顶层模块srio_example_top.v源码分析3.2 模块srio_request_gen.v源码分析3.3 RAMB36SDP原语分析3.4 模块srio_response_gen.v源码分析3.5 模块srio_...转载 2019-06-09 21:53:37 · 7605 阅读 · 0 评论 -
【SRIO】6、Xilinx RapidIO核仿真与包时序分析
目录一、软件平台与硬件平台二、介绍三、例子工程结构四、SRIO核包时序分析4.1 链路初始化与控制符号4.2 SWRITE事务4.3 NWRITE_R事务4.4 NWRITE_R的响应事务4.5 NWRITE事务4.6 NREAD事务4.7 NREAD响应事务4.8 MAINTENANCE事务4.9 DOORBELL事务与MESSAGE事务五...转载 2019-06-09 22:40:44 · 10554 阅读 · 9 评论 -
【FPGA】SRIO中的关键问题总结（一）SRIO中的关键数据包格式总结
这篇博文的内容主要是一些数据包的格式，包括FPGA SRIO端最重要的逻辑层数据包格式HELLO格式，此外还有数据最终的格式，也就是通过高速串口发送出去的包的格式。这篇博文在参考了数据手册以及博文：Xilinx RapidIO核仿真与包时序分析的基础之上，通过仿真提取时刻需要查询的内容而作。在此十分干些上述博文的作者，他是我见过的对SRIO数据手册翻译的最好的作者。这篇博文的最后，我也附上了他的链接，虽然素未蒙面，但是我真的很感谢他。原创 2019-07-03 14:43:15 · 13818 阅读 · 5 评论 -
【FPGA】SRIO例子程序仿真分析实践
当我们去看有关高速串行总线与并行总线相比较的优点，会发现有这么一条描述，说串行总线能实现分割式数据传输，所有的串行总线都使用包括包和分割式数据传输协议进行数据传输。串行总线有包的概念，包可以有包界定符号，包起始控制符，包结束控制符以及中间的数据信息，CRC校验信息等。这篇博文，我们就通过仿真来理解下这句话的含义，看看我们是如何发送数据以及如何接收到数据的。这里稍微偏题，总结下串行总线相较于...原创 2019-07-03 23:05:52 · 6043 阅读 · 1 评论 -
【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port）
系统总览RapidIO标准分为三层：逻辑，传输和物理。逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。传输层提供数据包从端点移动到端点所需的路由信息。物理层描述了设备级接口细节，例如数据包传输机制，流控制，电气特性和低级错误管理。这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。下图是FPGA...原创 2019-06-07 22:59:49 · 5092 阅读 · 0 评论