STA | 4. Latch应用总结！附Time Borrowing，Lockup，Clock Gating Check概念解析

最新推荐文章于 2025-10-14 09:47:34 发布
原创 最新推荐文章于 2025-10-14 09:47:34 发布 · 7.5k 阅读 · 91 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文详细介绍了数字电路中Latch的功能及其在时序分析（STA）中的应用，包括Time Borrowing的概念，如何解决Lockup Latch在扫描链中的hold timing问题，以及Clock Gating Check在节省动态功耗中的作用。通过实例分析，阐述了Latch在解决时序挑战和优化设计中的关键角色。

原文链接： STA | 4. Latch应用总结！附Time Borrowing，Lockup，Clock Gating Check概念解析

你好，我是老本(Benjamin)。

前几篇STA文章谈到，同步数字电路中的Path主流还是用寄存器，但是锁存器(Latch)相关的Path也不容忽视，它既能用作数据存储单元，又能作为时钟控制单元。这一篇就讲讲Latch的功能，相关的Timing Path如何分析，其中也会涉及到 time borrowing, lockup, clock gating check等概念。

Latch功能

Latch的电路结构如下图：

在这里插入图片描述
Latch电路结构

当 E = 1 时，latch直传（transparent），D端信号的变化会即时反应在Q端；
当 E = 0 时，latch关断（closed），Q端保持关断瞬间D端的值。

设计中使用Latch的好处是，相比寄存器的面积更小，功耗更低，可以从后级电路进行time borrowing，更容易满足setup time，然而坏处是STA分析不会那么直接，下面我们就看看引入了Latch的Timing Path如何分析。

Time Borrowing

在数字设计中，

最低0.47元/天 解锁文章
为什么reg2cgate的setup难以满足？
芯冰乐
08-31 1537
从图上我们可以看出，clock gate的clock latency是delay1，reg1的clock latency是delay1+delay2，可以明显的看出，reg2cgate的setup，其launch clock path delay天生是要比capture clock path delay要多delay2的，因此其setup相对于reg2reg是不好满足的。因此，在数字后端脚本、flow上比较擅长，大家如果有相关的问题，可以提供答疑咨询服务。因此，能够让我们去处理的就是delay2的值。
静态时序分析—门控时钟检查（clock gating check）
m0_61544122的博客
08-14 8974
clock gating check的条件与类型
【STA】Latch时序分析
tedrushin的博客
07-22 847
lauch时钟的数据最后一次能维持的沿 -----> capture时钟可能的最晚采样这次数据的沿（对latch来说“通”半个周期）lauch时钟的数据第一次跳变的沿 -----> capture时钟可能的最快采样这次数据的沿。
【STA】鲁棒性时序检查
wjh776a68的博客
03-14 1126
STA中片上变化、锁存器、数据引脚间、非时序、时钟门控检查学习记录
时钟门控ICG单元的timing问题
最新发布
u011075954的专栏
10-14 735
摘要：本文探讨数字IC后端设计中ICG（集成门控时钟）时序违例问题，重点分析reg2cgate路径的setup违例成因。由于ICG不在时钟树平衡范围内，其时钟延迟通常小于寄存器时钟延迟，导致setup违例。解决方法包括：1）将ICG靠近寄存器布局；2）使用set_clock_gating_check加强约束；3）在place阶段设置负时钟延迟补偿；4）CTS阶段设置插入延迟。文章还澄清了set_clock_gating_check对ICG同样有效，并介绍了ICG的clone/de-clone优化策略。这些方
【STA】 TRANSMISSION GATE, D-LATCH, D-FF
一枚ICer
04-03 747
一文读懂啥叫传输门、D锁存器和D触发器！(English version)
latch应用总结-Time Borrowing/Lockup/Gating Check
qq_34326957的博客
06-06 3203
同步数字电路中主流还是用寄存器，但是锁存器(Latch)也不容忽视，它既能用作数据存储单元，又能作为时钟控制单元。
ICG setup timing violation介绍？
m0_61003348的博客
09-14 9220
门控时钟(clock gating)在RTL级电路设计过程中进行低功耗优化常用方法，能够有效降低动态功耗（翻转功耗）。Clock gating cell 可以由与门，与非门，或门或者或非门构成，但很容易产生Glitch。在实际使用中，一般用ICG（集成门控时钟单元）来完成clock gating。 下图展示了glitch的产生原因 在CTS时钟树综合的时候，ICG不会被看作sink，通常放置在source点附近，因此就会出现如上图这种结果。上图可以看出，在分析DFF到ICG的setup timing
EDT技术 ug - 第四章节Creation of the EDT Logic (持续更新)
ciscomonkey的博客
05-25 5309
文章目录Compression Analysisanalyze_compressionPreparetion For EDT Logic Creation 本篇文章是对EDT logic的creation的介绍，本文并非完全是对tessent Kompression 文档的完全翻译，而是融入了自己的理解。 不得随意转载 优快云博主：ciscomonkey Compression Analysis 你可以通过优化更改 channel ratio（scan channels的数目以及scan chain的长短
latch&timeborrowing&Lookup latch
xunran111的博客
03-18 2219
原创文章 latch(锁存器),电路图结构如下 当 E = 1 时，latch直传（transparent），D端信号的变化会即时反应在Q端； 当 E = 0 时，latch关断（closed），Q端保持关断瞬间D端的值。 设计中使用Latch的好处是，相比寄存器的面积更小，功耗更低，可以从后级电路进行time borrowing，更容易满足setup time，然而坏处是STA分析不会那么直接，下面我们就看看引入了Latch的Timing Path如何分析。 Timing borrowing 由于锁
Time Borrowing in Latches
ygl892312492的博客
01-08 947
Static Timing Analysis applies a concept called Time Borrowing for latch based designs. This blog post explains time-borrowing, and is relevant to cases where your design has latches, and your timi
STA -- clock gating check
sinat_27691203的博客
11-17 4899
对于现在design中例化好的icg以及工具插进去的icg，不存在clock gating check的问题，因为clock gating 搞成了一个lib cell，不再是latch加上与门的组合。不过design中除了这些icg，还有一些的clock gating check的出现，这些是designer有意或者无意的写法导致。下面介绍什么样的电路可能会被认为是clock gating
门控时钟检查（clock gating check）的理解和设计应用（上）
i_chip_backend的博客
06-03 6360
时钟网络上的重要元素：门控时钟检查
VLSI Basic3——time borrowing
weixin_41788560的博客
04-01 3521
存储时序电路 有两种类型的存储时序电路是触发器（寄存器）和锁存器。（flip flop (registers) 和 latches.） 基于触发器的系统（Flip flop based system）： 数据在时钟的一个上升沿启动，并且必须在时钟的下一个上升沿之前建立。 如果两个触发器之间存在的组合逻辑延迟非常大，那么捕获触发器就会延迟到达，数据可能会进入亚稳态。 如果两个 FF 之间存在的组合逻辑延迟较小，即它提前到达，那么在这种情况下浪费时间。 基...
时序分析——Latch timing
qq_36480087的博客
12-06 3563
聊一聊Lockup Latch Latch | Time Borrowing Lockup latch – principle, application and timing
STA - 不同时钟域之间插入latch，fix hold违例
zhuangdk的博客
07-05 1811
如图所示，数据由寄存器 F1 发出，寄存器 F3 捕获，完成CTS之后，由于clock skew原因，F1 到 F3 的hold，较难满足。 在F1与F3之间插入一个latch，latch的时钟接start point时钟，即CLK1。 latch为高电平透明，低电平锁存。则F1-F3的path分成两段。setup检查可以分两段检查，也可以是一段检查（latch作为组合逻辑看待）。hold检查只能分成两段检查。这样F1->L2的hold检查：在L2的close edge沿检查hold，因为是同
利用latch进行 Timing borrow 改善setup/hold violation
darknessdarkness的博客
04-11 5734
Timing borrow http://www.mamicode.com/info-detail-2296344.html https://blog.csdn.net/cy413026/article/details/89404998 http://bbs.eetop.cn/thread-488834-1-1.html?_dsign=5c11920d 相关的原理和解释可以看下面两个文章： 前...
latch中的Timing Borrowing概念
ilearn的博客
10-11 794
静态时序分析将一个名为“timing borrowing”的概念应用于基于latch的设计。让我们考虑一个周期为10的时钟，占空比为50%：让我们也考虑一个简单的电路，如下所示：为了便于理解，让我们假设每个触发器的setup和hold检查是“0”。此外，假设clock skew和clock latency为“0”。在时间0时从F1发射的数据在时间10时在F2采样。因此，如果数据在10单位...
clock gating check
06-23
### 时钟门控检查在数字设计或验证中的实现方法 在数字设计和验证中，时钟门控检查（Clock Gating Checks）是确保时钟门控逻辑正确性和性能的关键步骤。以下是对时钟门控检查的详细说明： #### 1. 静态时钟门控检查 静态时钟门控检查主要通过分析设计的网表或RTL代码来检测潜在问题。这些检查包括但不限于： - **时序约束验证**：在CTS（Clock Tree Synthesis）阶段，需要添加适当的约束以确保时钟抖动（jitter）和延迟（latency）被正确建模[^1]。这有助于避免由于时钟树不平衡而导致的功能性错误。 - **功能验证**：通过形式化验证或仿真工具检查时钟门控逻辑是否按照预期工作。例如，确保时钟门控单元仅在特定条件下启用或禁用时钟信号。 #### 2. 动态时钟门控检查 动态时钟门控检查通常在仿真或硬件测试环境中执行，以验证时钟门控的实际行为。这些检查包括： - **覆盖率分析**：使用功能覆盖率工具监控时钟门控逻辑的所有可能状态，确保所有路径都被测试到。 - **功耗分析**：通过功耗仿真工具评估时钟门控对整体功耗的影响。如果某些模块未正确关闭时钟，可能会导致不必要的功耗增加。 #### 3. 工具支持与时钟门控检查 现代EDA工具提供了专门的功能来辅助时钟门控检查。例如： - **静态时序分析（STA）**：STA工具可以识别由时钟门控引起的时序违规，例如设置时间（setup time）或保持时间（hold time）违例。 - **形式化验证**：形式化工具可以证明时钟门控逻辑的正确性，无需依赖于穷尽的仿真。 #### 示例代码：时钟门控逻辑的基本实现 以下是一个简单的时钟门控逻辑实现示例，用于参考： ```verilog module clock_gating ( input clk, // 主时钟输入 input enable, // 使能信号 output reg gated_clk // 门控后的时钟输出 ); always @(*) begin if (enable) begin gated_clk = clk; end else begin gated_clk = 1'b0; end end endmodule ``` #### 相关注意事项 - 在设计中引入时钟门控时，必须仔细考虑复位逻辑，以确保在系统复位期间时钟门控不会导致功能性问题。 - 对于异步电路或跨时钟域的设计，需要特别注意时钟门控逻辑的同步处理，以避免亚稳态问题。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值