HDLBits——Module

最新推荐文章于 2025-03-17 13:31:06 发布
最新推荐文章于 2025-03-17 13:31:06 发布
阅读量647 收藏 3
点赞数 1
分类专栏： FPGA/Verilog 文章标签： fpga 嵌入式 verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Programmer_jzm/article/details/108174304
版权
本文深入探讨了HDL中模块连接的两种主要方法：位置匹配和名称匹配，并通过实例对比了‘偷懒法’与‘常规法’的优劣，强调了在实际编程中采用‘常规法’的重要性和优势。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

本人持续更新HDLBits其他题目，详细讲解我们编程时会遇到的各种错误，若有兴趣可以移步我的博客中心浏览本人的其他文章，感谢赏光！

原题如下

在这里插入图片描述在这里插入图片描述
在这里插入图片描述
这道题的本质就是内部的module 和top_module的连接问题。
众所周知，信号连接有两种方式，一种是根据位置来摆放，一种是根据名称来直接连接而与位置无关，接下来我就用代码来帮大家解释解释。
假如我们有一个模块（instance） mod_a（output out,input in1,input in2） 而我有一个顶层文件top_mod（input a，input b，output out）
我有两种方式将他们连接
1、偷懒法mod_a instance1(in1,in2,out); 因为在top_mod（1,2,3）我们可以发现1位置是a，2位置是输入b，3位置是输出out，所以我们mod_a instance1(4,5,6)位置对应连接的就是(1,2,3）三个位置，分别是1连接4,2连接5，3连接6。
2、常规法 常规法mod_a instance2(.out(out)，.in1(a), .in2(b)); 就是我们这样连接，.out(out)，.in1(a), .in2(b) 没有括号的out ，in1，in2，是mod_a，而在括号内部的是顶层模块的引脚out、a、b。

常规法可以把内部的引脚顺序打乱如mod_a instance2(.in1(a), .out(out)，.in2(b)); 然而“偷懒法”却不可以

一般我们采用常规法进行连接，这样不用担心顺序问题，而且引脚的连接情况也一目了然

HDLbits——Module
m0_60790618的博客
12-08 632
verilog学习
HDLBits ——＞ Building Larger Circuits
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
02-19 854
是滴，你没看错，最近在学习这玩意。没办法，又被换方向了。基本上这5个弄懂了，后面就可以独立写写简单的东西啦！
Verilog:HDLBits（Modules篇）
weixin_55831197的博客
06-26 363
2.3.1、Modules Module Solution: module top_module ( input a, input b, output out ); //模块名+例化名 （按顺序写出I/O口） //mod_a mod (a, b, out); //模块名+例化名 (.例化名称(例化地址), .(例化名称(例化地址))) mod_a mod (.in1(a), .in2(b), .out(out)); endmodule Submit: .
【HDLBits】Module合集（练习均用两种方法解决）
最新发布
na__D的博客
03-17 915
因此，ripple carry adder随着位宽的增加，延迟逐渐增大。构成的，每个全加器负责计算两个二进制位的和，并考虑进位输入和进位输出。根据它的功能，可以列出它的真值表。CI：前一次运算后是否有进位，有进位则为1，无进位则为0.(如果忘记全加器的知识，题干中间有我对这部分内容的补充）即使端口顺序改变，通过名字连接信号和端口也是正确的。在实例化一个模块时，端口根据模块位置的声明从左到右。本质上是在上一个练习的基础上加一个全加器模块。语法：.端口名（信号名）CO：输出本次运算的进位。
【HDLBits】Module（verilog模块的例化）
m0_51403396的博客
05-05 5894
通过一些HDLBits上面的题目来练习一些例化。 1.Module By now, you’re familiar with a module, which is a circuit that interacts with its outside through input and output ports. Larger, more complex circuits are built by composing bigger modules out of smaller modules and othe
HDLBits——Modules：Hierarchy
LoneJade_的博客
11-27 855
HDLBits——Modules：Hierarchy Problem 19 : Modules Requirement： 创建一个下级模块 mod_a，将其的三个端口 in1 ，in2 ，out 按照图中的连接方式，分别连接到顶层模块的 a ，b，out 端口上。 Solution： module top_module ( input a, input b, output out ); mod_a mod_a ( .in1(a), .in2(b),
HDLBits（3）——Modules
Mount256的博客
07-25 1080
HDLBits（3）——Modules----- 20. Module -----Problem StatementAnswerNote: ModuleNote: Connecting Signals to Module Ports（模块实例化）----- 21. Module Pos -----Problem StatementAnswer----- 22. Module Name -----Problem StatementAnswer----- 23. Module Shift -----Proble
HDLBits——Basics
LoneJade_的博客
11-24 310
HDLBits——Basics Simple wire 要求： [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xVLSIS1l-1637764502113)(https://hdlbits.01xz.net/mw/thumb.php?f=Wire.png&width=800)] Solution： module top_module( input in, output out ); assign out = in; endmodule Timing di
HDLBits——Conwaylife
ohhhahhh的博客
12-07 218
Conwaylife module top_module( input clk, input load, input [255:0] data, output [255:0] q ); logic [255:0] q1; logic [15:0][15:0]tmpp; assign tmpp = q1[255:0]; assign q = q1; function logic[255:0] check (input
HDLBits——Vectors
LoneJade_的博客
11-25 599
HDLBits —— Vectors Vectors（向量；总线） 要求： 构造一个电路，拥有 1 个 3 bit 位宽的输入端口，4 个输出端口。其中一个输出端口直接输出输入的向量，剩下 3 个输出端口分别各自输出 3 bit 中的 1 bit。上图中，箭头上的小斜杠旁边的数字代表该向量（总线）的位宽，用于将向量同 wire 信号区别开来。 Solution： module top_module ( input wire [2:0] vec, output wire [2:0] out
HDLBits 题目打卡module fadd、module cseladd
weixin_44157994的博客
02-02 3382
HDLBits 题目打卡 寒假准备学习Verilog，使用HDLBits刷题，为了监督自己并做好一些记录决定在优快云上留下我的题目解答。 题目1module fadd： 即实例化两个16位全加器实现一个不带进位输出的32位加法器功能，同时完成一位全加器module。 解答代码如下： module top_module ( input [31:0] a, input [31:0] b, output [31:0] sum );// wire cout1,cout2; add16 in
HDLBits——Module add
输出每日所学，供大家学习使用
08-23 967
这道题难在调用它给我们的模块，属实把我给坑惨了，其实题目本身不难，理解题目意思才是关键，如果硬说哪里要注意，就是我们使用名称关联例化模块的时候，可以把不使用的管脚不进行例化，下面我把我的代码贴出来。 module top_module( input [31:0] a, input [31:0] b, output [31:0] sum ); wire[15:0] hi; wire[15:0] lo; wire temp; add16 instance.
Verilog：HDLBits刷题-基础
m0_46830519的博客
06-12 631
基础
Hdlbits-Module cseladd
qq_42409785的博客
03-15 359
一位全加器与其扩展的多位加法器虽然用途广泛，但它最大的缺点是，后一位的运算需等待前一位全加器的cout端输出给该位cin，即各个一位全加器不是同时运行的，所以其计算执行延迟比较长，这个题给了一种新的解决方案：提前给高位的全加器cin输入，低位的全加器cout连接选择器的sel位，这样高位的运算不存在延时，与低位同时进行运算（但很耗资源hh） 接下来给出代码： module top_module( input [31:0] a, input [31:0] b, output ...
HDLBits Module addsub
weixin_44157994的博客
02-03 1022
Module addsub题目： 本题实现一个加减法选择器，通过将b与sub异或，实现加法：a+b ; 减法：a+~b+1。 代码： module top_module( input [31:0] a, input [31:0] b, input sub, output [31:0] sum ); wire [31:0]b1; wire cout1,cout2; assign b1 = {32{sub}}^b; add16 ins1(a[15
HDLbits_module_cseladd
TheOneZn的博客
01-30 525
20220130 第一次接触到拿空间换时间 如果处理是多位的，且前一位和后一位是有关系的，那正确结果必须等前一位计算结束，后一位再进行计算，是正确的，否则是不正确的 就像32位加法器，两种电路结构如下： ...
HDLBits（3） Modules: Hierarchy合集
weixin_51944426的博客
09-16 1244
这里写目录标题0 写在前面：Modules连接信号到模块端口通过位置通过名称Problem StatementWriting CodeModule pos：connecting ports by positionProblem StatementWriting CodeModule pos：connecting ports by nameProblem StatementWriting CodeModule shift：three modulesProblem StatementWriting Code 0
HDLBits——Module position(根据位置来例化)
输出每日所学，供大家学习使用
08-23 349
本题是为前一篇博文里Module的其中一种方法单独出的一道题目 正确解法如下： module top_module ( input a, input b, input c, input d, output out1, output out2 ); mod_a instance1(out1,out2,a,b,c,d); endmodule 错误解法如下 module top_module ( input a, input b.
HDLbits刷题总结-modules:Hierarchy-adder1
CondomMaker的博客
05-30 232
基于前几题和这题的经验，模块的例化类似于C语言等高级语言的函数的引用，但是又有不同。在我的理解里，verilog中的例化是对电路的组合，例化实际上是在做接线的工作。为了实现要求的功能，例化一个个更小特定功能的模块。例化时，括号外为例化模块端口名（不需要声明位宽），括号内为需要传递的参数，此时如果是向量形式的参数需要声明数据位置。
hdlbits verilog 时序
02-07
下面是一个简单的D触发器模型，它接收两个输入——数据端口d和时钟clk，并在其上升沿更新状态q: ```verilog module dff_sync( input wire clk, input wire reset_n, input wire d, output reg q ); // ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值