AHB slave ready_in 和ready_out

最新推荐文章于 2023-11-04 17:46:11 发布
最新推荐文章于 2023-11-04 17:46:11 发布
阅读量5k 收藏 50
点赞数 6
原文链接：https://blog.youkuaiyun.com/fanyongwinner/article/details/51890908
版权
本文深入探讨AHB总线中hready信号的工作原理，特别是在Pipeline操作中，如何解决多个slave设备间的同步问题，避免protocol fail。通过理解hready_in与hready_out的作用，确保数据传输的正确性和系统的稳定性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

由于ahb的addr phase和data phase是可以overlap的，当发生back-to-back操作的时候，会出现当前cycle是上一个slave的data phase，也是下一个slave的addr phase。
在这时如果S1的heady_out拉低，说此时我最后一个data还没准备好(read access)或还没有准备收（write access）; 而此时S2已经看到访问自己的NONSEQ，而且我已经是准备好了的，我就把hready_out拉高了。如下图所示：
这时怎么办？master端只能看到一个hready，到底看S1还是S2的呢？如果看S1，那么他在下一T还会维持NONSEQ，那么S2会认为，我上一T已经收了一个NONSEQ,又来一个NONSEQ而且addr还没递增。在S2会发生protocol fail.如果看S2的，那么S1的最后一个data会被丢掉。
如果在AHB的slave端会多出一个input 的hready_in。这个hready_in在两种作法：
1.通过一个mux，把在data phase的salve的hready_out作为输入连接到所有的slave
2.所有的slave的hready_out相与，连接到所有的slave
slave必须看到自己in_hready&hready_out，才认为一次addrr phase/data phase的成功

PS.为了防止deadlock，一般设计中slave的hready_out的default value是1


————————————————
版权声明：本文为优快云博主「IC小白_calvin」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.youkuaiyun.com/fanyongwinner/article/details/51890908

 

一般作为AHB总线的Slave设备都有2根hready信号，一个为input类型（hready_in），另一个为output类型（hready_out）。在AHB总线协议中，如果Master设备发起读写操作的时候，Slave设备不能及时响应的话，由Slave设备把hready_out信号拉低来拖延DataPhase周期。

      但是在Pipeline操作的时候，本次操作data phaze是下一次操作的address phaze，所以作为Slave设备在响应Master设备的时候，必须先判断一下Master设备对上一次其它Slave设备的操作是否已经完成。如果完成，则响应主设备的操作；如果没有完成，则等待完成，然后才响应操作。hready_in就是Slave设备用来判断Master设备是否对其它Slave设备的操作已经完成的信号。

 

作为AHB slave的时候，如果hready_in 为低，则表明master没有完成对其他slave的access,此时slave出的hready_out 不能拉高， Protocol所对应的Slave->Master的HREADY 信号，是slave出的ready_out

Noahyo
关注
AHB总线中slave的两个hready信号
m0_49540263的博客
07-29 9299
一般作为AHB总线的Slave设备都有2根hready信号，一个为input类型（hready_in）， 另一个为output类型（hready_out）。在AHB总线协议中，如果Master设备发起读写操作的时候，Slave设备不能及时响应的话，由Slave设备把hready_out信号拉低来拖延DataPhase周期。但是在Pipeline操作的时候，本次操作data phase是下一次操作的address phase，所以作为Slave设备在响应Master设备的时候，必须先判断一下Master设备对
AHB中slave的ready_in和ready_out究竟区别在哪里
acmgotoac的博客
09-19 1144
1
AHB中Hready_in和Hready_out深入理解
weixin_51613968的博客
08-16 1万+
AHB中Hready_in的作用 【本文适用AHB Lite系统】 其他AHB协议中没有Hready_in 在AHB Slave中hready既要有输出hready_out，又要有输入hready_in，hready_out很容易理解，表示ahb slave已准备好或当前数据有效，但hready_in的作用却很容易让很多初学者蒙圈。 hready_in的作用：hready_in用于当前slave判断master对其他slave的操作是否已经完成，只有其他slave处于完成状态下，slave才能响应maste
【AMBA】AHB_slave的hready_in与hready_out
carrotbanana的博客
08-13 2301
针对多个SLAVE传输不协调的情况，需要引入hready_in信号，该信号是所有的hready_out信号相与得到的。 hready_out的复位信号是高电平（防止死锁），所有的hready_out相与输入到hready_in中，这就意味着，只要有一个hready_out为低，那么所有的slave都要延迟传输，直到所有的hready_out为高为止。.........
AMBA——slave的HREADY信号
m0_38037810的博客
10-19 2364
在前几天的ARM面试中，被问到总线架构，主要是AMBA那一套东西。对于AMBA之前上课学过一点，但很肤浅。为了面试上网查了一下、也看了部分协议补充了一下，但是接触的少，理解的不深入，被问到之前没遇到的东西，就被难住了。问了我slave有哪两种HREADY信号，每个都有什么用，HREADY复位之后是高还是低。 slave的HREADY信号共有两种输入HREADY和输出HREADY。 ...
【数字IC知识】AHB的HREADY信号和突发传输
m0_55541155的博客
08-16 523
对于紧耦合SRAM来说，两者都是N+1个周期。对于DDR来说，突发传输只需要发一次命令，就可以得到连续的数据。但是多比特Single Transfer传输，DDR并不知道两比Transfer之间的地址关系，DDR的读取时序并不是完全的流水线式，这中间可能会阻塞很多个周期。将所有从机反馈给主机的HREADY_OUT信号&在一起，作为slave的HREADY_IN，那么就可以判断出是否存在slave还没有传输完成。
AHB协议简读
major的博客
03-08 1860
ahb协议
AHB_Slave(SD_INTERFACE)部分代码 未完待续
weixin_42263208的博客
06-06 2111
AHB_SLAVE(SD_IF)部分代码如下： module sd_if ( //-- ahb input hclk; input hrst_n; input hsl; input hwrite;//1->write 0->read input [1:0] htrans; //4种 idel busy seq nons...
AMBA——AHB slave设计实践
yh13572438258的博客
12-13 771
GlueLogic : TOP层只有连线，与门就是一个gluelogic TOP层 module ahb_calc_top( //input singals hclk, hresetn, hsel, hwrite, ...
ahb总线协议主机_AXI总线你需要知道的事儿
weixin_39785150的博客
12-11 679
ZYNQ的FPGA系统呢，AXI总线是个绕不开的话题。以AXI4为例。又有AXI FULL/LITE/STREAM之分。不同总线起到的效果是不一样的。由于AXI的文档三百多页。。。对于没有了解过AXI的人来说就是天书。所以这篇文章着重讲一下AXI总线的一些基本概念和使用方法。高级的用法再去查文档。AXI是干什么的你可以理解为一种用于传输数据的模块或者总线。用于两个模块或者多个模块之间相互递数据。反...
AHB重点难点总结-绝对值得你看
08-03
迄今为止最满意的难点和重点分析，下面的这些问题是很多人都会迷惑的地方，我是思考了很久，参考了许多论坛，问了我们老大得出的结论。
深度解读AMBA、AHB、APB、AXI总线
qq_43418840的博客
01-11 4158
什么是AMBA？ 现如今，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SoC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。 因而，业界出现了很多片上总线标准，AMBA是其中之一。 AMBA（Advanced Microcontroller Bus Architecture），是一种开放的协议，主要用于SoC内部和ASIC，用于连接各种功能模块。简称AMBA总线，最早由ARM设计推出。AMBA是相对使用比较广的片内总线技术，
ahb slave input hready_in的作用
IC小白_calvin
07-12 7803
由于ahb的addr phase和data phase是可以overlap的，当发生back-to-back操作的时候，会出现当前cycle是上一个slave的data phase，也是下一个slave的addr phase。 在这时如果S1的heady_out拉低，说此时我最后一个data还没准备好(read access)或还没有准备收（write access）; 而此时S2已经看到访问自
AHB协议中hreadyout和hready_in的区别
weixin_44101336的博客
07-27 2184
上面这张时序图表明master有两笔写传输，第一笔传输为slave1(s1)，传输类型为SEQ，在第一笔传输的第二个周期，也就是第一笔传输的dataphase，此时slave1没有准备好被写数据，因此把s1_hreadyout拉低，但此时slave2已经看到自己的NONSEQ传输了，而且slave2已经是准备好了的。重新拿上面的仿真图看一下，由于前一个周期的s1_hreadyout为低电平，所以s2的hready_in也为低电平，那么该周期s2不会对addr以及控制信号进行采样。就不会出现上面的问题。...
数字IC设计----AMBA总线协议（来自英文原版）
热门推荐
moshanghongfeng的博客
06-21 1万+
第一章 AMBA总线介绍 1、AMBA总线协议总览 AMBA（Advanced Microcontroller Bus Architecture）总线协议是一种面向高性能嵌入式微控制器设计的片上联接标准。 AMBA总线（截至AMBA2.0）确定了三种总线标准： AHB：（Advanced High-performance Bus） ASB：（Advanced System Bus） APB：（Advanced Peripheral Bus） 其...
apb介绍
最新发布
oldmoney
11-04 327
不能仲裁，因为是单主多从协议。典型的APB协议包括唯一的APB桥作为Master，而所有的APB模块都是APB slave。APB是最简单的AMBA总线了，功耗很低，它多用于低速外围设备和访问寄存器。不能Pipeline传输、Burst传输、Outstanding传输，数据有效时，其地址必然是当前数据的对应地址。最快只能背靠背（back to back）传输，至少2个周期传输一个数据，PSEL起来然后PENABLE起来。不能读写同时传输，因为其读写地址是共用的。带testbench。
AMBA总线理解-AHB总线
m0_67743934的博客
08-29 2083
AMBA总线理解-AHB总线
关于AHB-RAM的一些内容2
m0_67743934的博客
08-21 1281
关于AHB-RAM的一些内容2
阻塞赋值与非阻塞赋值&&延一拍
electron的博客
03-01 4091
D触发器 时序逻辑电路的延一拍 同步D触发器 “同步”是和工作时钟同步的意思，当时钟的上升沿（也可以是下降沿）来到时检测到复位操作才有效，否则无效。 sys_rst_n 被拉低后 led_out 没有立刻变为 0，而是当 syc_clk 的上升沿到来的时候 led_out 才复位成功，在复位释放的时候也是相同原因。 异步D触发器 “异步”是和工作时钟不同步的意思，寄存器的复位不关心时钟的上升沿来不来，只要有检测到按键被按下，就立刻执行复位操作。 sys_rst_n 被拉低后 led_out 立刻变为0，而
用Verilog写一个dma控制器，支持1 x AXI master 接口和1 x AHB slave 接口包含一个 DMA 通道 AXI master 接口和 AHB slave 接口异步
05-24
以下是一个简单的Verilog代码，实现了一个DMA控制器，其中包含一个DMA通道，支持1 x AXI master接口和1 x AHB slave接口异步： ```verilog module dma_controller( input logic clk, input logic rst, input logic [31:0] axi_m_addr, input logic [31:0] axi_m_data, input logic [31:0] axi_m_wstrb, input logic axi_m_valid, output logic axi_m_ready, output logic [31:0] ahb_s_addr, output logic [31:0] ahb_s_data, output logic ahb_s_write, output logic ahb_s_sel, input logic ahb_s_ack, input logic [31:0] dma_src_addr, input logic [31:0] dma_dst_addr, input logic [31:0] dma_len, input logic dma_start, input logic dma_enable, output logic dma_done ); // DMA状态机的状态定义 typedef enum logic [1:0] { IDLE, READ_AXI, WRITE_AHB, DONE } dma_state_t; dma_state_t dma_state; logic [31:0] dma_counter; always_ff @(posedge clk) begin if (rst) begin dma_state <= IDLE; dma_counter <= 0; ahb_s_addr <= 0; ahb_s_data <= 0; ahb_s_write <= 0; ahb_s_sel <= 0; dma_done <= 0; end else begin case (dma_state) IDLE: begin if (dma_start && dma_enable) begin dma_state <= READ_AXI; end end READ_AXI: begin if (axi_m_valid && axi_m_ready) begin ahb_s_addr <= dma_dst_addr; ahb_s_data <= axi_m_data; ahb_s_write <= 1; ahb_s_sel <= 1; dma_counter <= dma_len - 1; dma_state <= WRITE_AHB; end end WRITE_AHB: begin if (ahb_s_ack) begin ahb_s_addr <= ahb_s_addr + 4; ahb_s_data <= 0; ahb_s_write <= 0; ahb_s_sel <= 0; dma_counter <= dma_counter - 1; if (dma_counter == 0) begin dma_state <= DONE; end else begin dma_state <= READ_AXI; end end end DONE: begin dma_done <= 1; dma_state <= IDLE; end endcase end end assign axi_m_ready = (dma_state == READ_AXI); endmodule ``` 在这个代码中，我们定义了一个包含状态机的DMA控制器，它通过AXI master接口读取数据并将其写入AHB slave接口。当DMA控制器收到开始传输信号时，它将进入状态机并开始执行传输。 在状态机的“IDLE”状态下，DMA控制器等待传输开始信号。当收到该信号时，它将进入“READ_AXI”状态，开始从AXI master接口读取数据。 在“READ_AXI”状态下，DMA控制器将等待AXI master接口的数据有效信号。一旦数据有效，它将使用AHB slave接口将数据写入目标地址，并将计数器设置为传输长度减1。然后，它将进入“WRITE_AHB”状态，等待AHB slave接口的确认信号。 在“WRITE_AHB”状态下，DMA控制器将等待AHB slave接口的确认信号。一旦确认，它将递增目标地址和计数器，并检查是否已传输完所有数据。如果是，则进入“DONE”状态，否则返回“READ_AXI”状态并继续传输。 在“DONE”状态下，DMA控制器将设置传输完成信号并返回“IDLE”状态。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值