- 博客(2)
- 收藏
- 关注
RSS订阅转载 【数字IC知识】AHB的HREADY信号和突发传输
对于紧耦合SRAM来说，两者都是N+1个周期。对于DDR来说，突发传输只需要发一次命令，就可以得到连续的数据。但是多比特Single Transfer传输，DDR并不知道两比Transfer之间的地址关系，DDR的读取时序并不是完全的流水线式，这中间可能会阻塞很多个周期。将所有从机反馈给主机的HREADY_OUT信号&在一起，作为slave的HREADY_IN，那么就可以判断出是否存在slave还没有传输完成。
2023-08-16 12:43:53
517
1
原创 【数字IC秋招】2024芯动科技笔试
而这其中的Tdelay又包含了时钟源端到触发器clk的延时Tck1（一般题目认为是0，如果有的话也不影响加上即可，但是算上Tck1的话，一般Tskew会被Tck2代替，我认为本质是一样的，因为skew本身是两个触发clk端时钟沿的差值），c到q的延时Tcq和组合逻辑延时Tcomb。：使用三段式状态机设计一个去抖电路，输入信号sig_in[1:0]为片外的两个拨码开关，去抖的宽度为1ms,电路的输入时钟clk为1GHz，复位信号是rst_n，低有效。给出推导过程和门电路图，要求尽量少的使用逻辑门。
2023-07-31 17:20:37
5373
14
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人