VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧

原创 已于 2022-03-07 00:04:29 修改 · 2.5k 阅读 · 9 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#gitlab #verilog #systemverilog #vscode #vim

于 2022-03-07 00:03:53 首次发布
本文详细介绍了如何在VSCode中配置Verilog/SystemVerilog环境，通过VIM插件和多光标功能实现34个端口的高效插入，包括使用gb多光标、VIM指令A以及自动补全功能。适合Verilog开发者提升开发效率。

目录

VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧

Verilog/SystemVerilog开发，实战技巧。
（最近有点忙，有空就写一个，持续更新中。。。）

1. 双向端口，快速插入字符

需要快速地在双向端口中插入字符。如：AXI-4接口，共34个端口一次性插入完成。
先看效果
快速插入
按键：
34gb
A
[i

说明：

  1. 将光标处理第一行，通过VSCODE的相对行号，可以看到总共有34行；
  2. VSCODE VIM插件中，gb为多光标插入， 34gb 为以光标所处字符串，插入34个光标；
  3. A为VIM指令，追加；
  4. 输入[，会自动补全[]；

需要用到的插件：
vim

需要用到的配置：

  1. 相对行号设置；
【从零开始学习 SystemVerilog】12.1、SystemVerilog 实战项目1
努力，加油每一天鸭~
03-29 925
【从零开始学习 SystemVerilog】12.1、SystemVerilog 实战项目1
VSCode配置Verilog/SystemVerilog开发环境（三）插件配置
ONE_PUNCH
04-16 2万+
目录Lint检查vivado绑定VSCode定义跳转/定义悬浮显示 本节将要实现的功能： Lint检查 vivado绑定vscode 定义跳转/定义悬浮显示 Lint检查 如第（二）节安装Verilog HDL/SystemVerilog插件，如插件欢迎页的说明，支持如下的Lint工具。 以Vivado的xvlog为例： Step.1 安装好Vivado； Step.2 将xvlog路径设...
建立强大的verilog编写环境
OpenFPGA的博客
08-06 3万+
可能标题有点大，各位看官仔细看吧。。。 第一部分各个开发编写环境介绍： 转自：https://zhuanlan.zhihu.com/p/33443736 各个编辑器的肤浅体验（for Verilog） 个人体验，有一说一。。。就不列123了，都是自己的感受。 这两天我试用了notepad++，Vim，Atom，VScode，Sigasi 以及 sublime。 至于Emacs，还是@神...
VSCode-SystemVerilog:VS Code中的SystemVerilog支持
03-11
SystemVerilog-语言支持 此VS Code扩展提供了更快读取，导航和编写SystemVerilog代码的功能。 特征 精心 转到文档中的符号（ Ctrl+Shift+O ） 转到工作空间文件夹（已索引模块/接口/程序/类/程序包）中的符号（ Ctrl+T ） 转到定义（适用于模块/接口/程序/类/程序包名称以及端口！ ）（ Ctrl+LeftClick ） 在已建立索引的工作空间上快速入门 许多常见块的代码段 从已索引的模块实例化模块 带有模拟器的Linter Capabilites（） 通过集成的SystemVerilog解析器和IntelliSense（完全符合IEEE标准1800-2017）进行快速实时错误识别 如果您发现错误或想要功能，则将其作为“请求或提交“ 例子 语法高亮 转到定义 模块实例化 推荐建议 如果您的工作空间中有网表，则可以在设置中排除它们，例如
开源SystemVerilog验证框架工具集实战应用
最新发布
weixin_42600128的博客
11-02 895
SystemVerilog作为现代数字集成电路验证的核心语言，融合了硬件描述与面向对象编程（OOP）的优势，显著提升了验证平台的可重用性与可扩展性。本章系统介绍验证环境的基本架构，包括测试平台（Testbench）、驱动器（Driver）、监视器（Monitor）、代理（Agent）和顶层环境（Environment）的模块化组织方式。重点剖析各组件间的协同机制，如事务级数据流控制与事件同步，并引入验证收敛的基本概念，强调功能覆盖率与代码覆盖率的联动分析。
vscode搭建Verilog环境
weixin_43914896的博客
06-13 1万+
………整理了各种资料，记录了本人使用vscode搭建轻量级Verilog开发环境的全过程，以供他人和自己将来参考………
vscode通过Code runner调用vcs来编译systemverilog文件
杰之行的博客
05-24 2089
vscode通过Code runner调用vcs来编译systemverilog文件
VScode配置Verilog/SystemVerilog环境 (一）概述
ONE_PUNCH
04-09 1万+
为什么我要用VSCode，请查看我的另一篇Blog-FPGA之路——Verilog与编辑器的那些事儿 在VSCode上将要实现的功能： 语法高亮 代码对齐 括号的处理 文件编码方式 版本管理 二进制文件 系统文件图标 快捷键操作 自动例化 自动补全 Lint检查 vivado绑定vscode 自动跳转 自动声明 定义跳转 需要用到的插件： Verilog HDL/SystemVerilo...
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
ONE_PUNCH
08-15 5706
目录1.快速代码片段1.1.模板创建1.2.补全设置修改1.3. 快捷键修改2.编辑效率的提升 本节将要实现的功能： 快速代码片段 编辑效率的提升 待更新 1.快速代码片段 1.1.模板创建 使用VSCODE自带的Snippets实现快速代码片段，对Verilog这种结构化比较强的语言来说，可以大幅提高代码编写效率。 使用方法如下： 1.在设置中，点击用户代码片段； 2.新建全局代码片段 文件中有示例说明，去掉注释，保存后，在任意文件中输入“log_test”，回车，即可生成快速的代码片段； "P
VSCode配置Verilog/SystemVerilog环境（二）插件安装
热门推荐
ONE_PUNCH
04-09 3万+
目录1.1. VerilogHDL/SystemVerilog1.2. Code Alignment1.3. Bracket Pair Colorizer1.4. Tabout1.5. ICON1.6. TCL Language Support1.7. GBKtoUTF81.8. hexdump for VSCode1.9. keymap .etc1.10. Gitlens VSCode中如何安装...
VSCode配置Verilog/SystemVerilog
10-18
为了在VSCode中进行Verilog/SystemVerilog开发，你需要安装一些插件和进行一些配置。 以下是一些常用的插件： 1. Verilog HDL/SystemVerilog - 语法高亮和代码片段 2. Code alignment - 代码对齐 3. Bracket Pair ...
system verilog验证实例
12-19
system verilog 验证实例，初学者入门级学习资料，很专业的资料
vscode-systemverilog-support:[不建议使用]使用mshr-hvscode-verilog-hdl-support
03-11
SystemVerilog对VSCode的支持 基于 SumblieText软件包的SystemVerilog支持。 特征 完毕 .sv .SV文件的语法突出显示 摘录： 块： always_ff ， always_comb ， module ， initial ， function 条件块： if ， while ， for 声明： parameter ， function 预构建： include ， define 特别的： 带参数的模块的paramod begin生成开始和结束对 悬停变量声明（ ） 模块实例化命令（ ） 打开命令面板Ctrl+Shift+P并键入System Verilog: Instantiate Module 选择要实例化的文件，它将在光标位置插入inst 已知错误 begin ... end不支持begin ... end括号匹配 G
System Verilog学习和实例
03-11
自己搜集的System Verilog资料，包括讲义和两个具体实例，希望对正在学习SV的朋友有所帮助！
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
在本文中，我们将深入探讨如何使用Visual Studio Code (VSCode) 配置Verilog开发环境，以便进行编译、运行及观察波形。VSCode是一款轻量级且功能强大的源代码编辑器，支持多种编程语言，包括硬件描述语言（HDL）如...
vscode搭建Verilog HDL开发环境
详解FPGA及硬件电路开发
11-27 3万+
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
vscode安装本地的systemverilog扩展包
u013939093的博客
02-10 403
导航至之前保存文件的位置并选取之。一旦选择了正确的文件，Visual Studio Code 就会自动处理剩余的安装过程，并显示进度条直至完成部署新功能或工具集。成功安装后，可以通过重新加载窗口使更改生效；如果遇到任何权限问题，则可能需要重启整个 IDE 来应用这些变化。打开 Visual Studio Code 应用程序。(Mac)，这会弹出命令面板。文件的扩展，需遵循特定的操作流程。文件并保存到计算机上的某个位置。确保已下载目标扩展程序对应的。并选中该选项来启动安装向导。此时将提示选择要安装的。
Vscode配置SystemVerilog 开发环境
weixin_40374201的博客
11-30 9386
Vscode配置SystemVerilog 开发环境 1. 插件安装及配置 安装插件 安装此插件即可。 插件配置 到对应插件的Extension Setting 界面下设置 Ctag 设置 用于关键字所引 语法检查设置 用于实时语法检查 modelsim 的零时编译目录（需要提前设置好modelsim，bin的环境变量） 语法检测测试 编辑好代码后保存代码，如果出现语法错误，在文本框中会出现红色下表，在PROBLEMS 的命令行中会出现具体的语法错误以及行数。 2. 模板生成及使用 编辑
system verilog VSCode Windows 配置简述
panjd123
10-31 1484
本文章的目的并非完全在 VSCode 中进行 system verilog 编程，而是以 vivado 为核心，将 VSCode 作为编译器。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值