VSCode配置Verilog/SystemVerilog环境（二）插件安装

VSCode中如何安装插件就不详细说明，请自行百度。

这节先说明每个插件安装好就有哪些功能可以使用，待下一节在说明插件中需要进行配置才能实现的功能。

1.1. VerilogHDL/SystemVerilog

VSCode中搭建Verilog/SystemVerilog环境最重要的插件：VerilogHDL/SystemVerilog。
这个插件的作者应该是一个日本小哥哥。（博客的风格很喜欢，在Hexo和Hugo上找了半天才找到类似的）
插件的GITHUB链接：https://github.com/mshr-h/vscode-verilog-hdl-support
平森 将裕的个人博客：https://keepcodingkeepclimbing.com/

安装好，即可实现的功能：

• 语法高亮
• 自动例化

自动例化功能
光标停留在需要例化模块的地方，Ctrl+shift+P打开控制面板，输入verilog，选中如图所示的项，回车后选中对应模块即可。

1.2. Code Alignment

Code Alignment插件，实现代码的对齐功能，在Notepad++上我也使用这个插件进行代码对齐。

安