VSCode配置Verilog/SystemVerilog开发环境（四）常用操作

最新推荐文章于 2025-10-15 09:47:10 发布

原创

最新推荐文章于 2025-10-15 09:47:10 发布 · 5.6k 阅读

45 ·

CC 4.0 BY-SA版权

文章标签：

#verilog #systemverilog #vscode

本文介绍如何利用VSCode的Snippets功能创建快速代码片段，包括模板创建、补全设置调整和快捷键优化。同时探讨编辑效率的提升，如VIM插件的应用，旨在加速Verilog编程过程。

1.快速代码片段

1.1.模板创建

使用VSCODE自带的Snippets实现快速代码片段，对Verilog这种结构化比较强的语言来说，可以大幅提高代码编写效率。
使用方法如下：
1.在设置中，点击用户代码片段；
在这里插入图片描述
2.新建全局代码片段

文件中有示例说明，去掉注释，保存后，在任意文件中输入“log_test”，回车，即可生成快速的代码片段；

	"Print to console": {
   
   
		// "scope": "javascript,typescript", // 注释掉
		"prefix": "log_test",

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

X-ONE

关注关注

5
点赞
踩
45

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

VSCode配置Verilog/SystemVerilog环境（二）插件安装

ONE_PUNCH

04-09

3万+

目录1.1. VerilogHDL/SystemVerilog1.2. Code Alignment1.3. Bracket Pair Colorizer1.4. Tabout1.5. ICON1.6. TCL Language Support1.7. GBKtoUTF81.8. hexdump for VSCode1.9. keymap .etc1.10. Gitlens VSCode中如何安装...

在VSCode中配置Verilog语言环境并使用学习WaveTrace插件

weixin_51927244的博客

04-14

1万+

文章目录VS Code和Verilog一、本教程的适用范围？二、使用步骤1.下载VS Code2.在VS Code下载相关插件<1>Verilog-HDL<2>Wavetrace3.下载Verilog的编译工具----Iverilog编译器4.配置编辑器的环境变量5.确认iverilog可以正常使用（可忽略）6.设置Verilog-HDL插件7.尝试开始第一个verilog代码片段8.尝试开始第一个verilog仿真代码片段9.尝试测试第一个verilog代码片段10.尝试使用Wav

1 条评论您还未登录，请先登录后发表或查看评论

1 条评论

风信子的猫Redamancy 2021.08.16
内容详细，结构清晰，学到了，欢迎回访哦！

Vscode配置Verilog环境

m0_67338702的博客

07-23

1664

运行 quartus 和 modelsim 联合仿真的工程，将仿真的库文件rtl_work复制到一个有意义的文件夹内（建议和ctags放一个文件夹，如下图放置在Quartus安装路径下）。5.重启Vscode，将模块例化时将光标停留在需要例化模块的地方，Ctrl+shift+P打开控制面板，输入verilog，选中如图所示的项，回车后选中对应模块即可。4.使用方法，在.v文件中输入“jsq”，然后就会有相应提示，选择需要的即可。2.选择需要添加的代码片段，可在现有的代码片段中添加，也可新建全局代码片段。

vscode的Verilog/SystemVerilog Tools(Andrew Nolte)插件简单配置

最新发布

1615549892

10-15

1024

Verilog/SystemVerilog Tools插件

Vscode配置SystemVerilog 开发环境

weixin_40374201的博客

11-30

9370

Vscode配置SystemVerilog 开发环境 1. 插件安装及配置安装插件安装此插件即可。插件配置到对应插件的Extension Setting 界面下设置 Ctag 设置用于关键字所引语法检查设置用于实时语法检查 modelsim 的零时编译目录（需要提前设置好modelsim，bin的环境变量）语法检测测试编辑好代码后保存代码，如果出现语法错误，在文本框中会出现红色下表，在PROBLEMS 的命令行中会出现具体的语法错误以及行数。 2. 模板生成及使用编辑

VSCode-SystemVerilog:VS Code中的SystemVerilog支持

03-11

SystemVerilog-语言支持此VS Code扩展提供了更快读取，导航和编写SystemVerilog代码的功能。特征精心转到文档中的符号（ Ctrl+Shift+O ）转到工作空间文件夹（已索引模块/接口/程序/类/程序包）中的符号（ Ctrl+T ）转到定义（适用于模块/接口/程序/类/程序包名称以及端口！）（ Ctrl+LeftClick ）在已建立索引的工作空间上快速入门许多常见块的代码段从已索引的模块实例化模块带有模拟器的Linter Capabilites（）通过集成的SystemVerilog解析器和IntelliSense（完全符合IEEE标准1800-2017）进行快速实时错误识别如果您发现错误或想要功能，则将其作为“请求或提交“ 例子语法高亮转到定义模块实例化推荐建议如果您的工作空间中有网表，则可以在设置中排除它们，例如

VSCode Verilog编辑仿真环境搭建

若有博文对您有帮助，欢迎点赞关注，收藏评论。

04-29

1416

官网下载Iverilog 一定要勾选这两项建议勾选这两项

vscode搭建Verilog HDL开发环境

详解FPGA及硬件电路开发

11-27

3万+

工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。

vscode-systemverilog-support:[不建议使用]使用mshr-hvscode-verilog-hdl-support

03-11

SystemVerilog对VSCode的支持基于 SumblieText软件包的SystemVerilog支持。特征完毕 .sv .SV文件的语法突出显示摘录：块： always_ff ， always_comb ， module ， initial ， function 条件块： if ， while ， for 声明： parameter ， function 预构建： include ， define 特别的：带参数的模块的paramod begin生成开始和结束对悬停变量声明（）模块实例化命令（）打开命令面板Ctrl+Shift+P并键入System Verilog: Instantiate Module 选择要实例化的文件，它将在光标位置插入inst 已知错误 begin ... end不支持begin ... end括号匹配 G

VSCode配置Verilog/SystemVerilog开发环境（三）插件配置

ONE_PUNCH

04-16

2万+

目录Lint检查vivado绑定VSCode定义跳转/定义悬浮显示本节将要实现的功能： Lint检查 vivado绑定vscode 定义跳转/定义悬浮显示 Lint检查如第（二）节安装Verilog HDL/SystemVerilog插件，如插件欢迎页的说明，支持如下的Lint工具。以Vivado的xvlog为例： Step.1 安装好Vivado； Step.2 将xvlog路径设...

精选资源

vscode配置verilog开发环境示例代码包，可编译运行，观察波形

04-22

在本文中，我们将深入探讨如何使用Visual Studio Code (VSCode) 配置Verilog开发环境，以便进行编译、运行及观察波形。VSCode是一款轻量级且功能强大的源代码编辑器，支持多种编程语言，包括硬件描述语言（HDL）如...

verilog_vscode配置

03-13

verilog_vscode配置

Windows下高效Verilog/System Verilog 开发环境搭建

Jasper灬兰的博客

07-25

1万+

Windows下高效Verilog/System Verilog 开发环境搭建 0. 前言在我们工程设计的过程中，经常会存在不直接跑EDA软件（如Vivado Quartus）编写Verilog 以及SV代码的情景。今天我就来安利大家一个小巧的Verilog/System Verilog 开发环境，你想要的它都有。同时它还具备代码提示，语法检查功能，代码跳转，自动生成Verilog Testbench 等功能，极大的提高我们编写代码的效率。当然vsim和emacs的死忠粉可以跳过这篇文章(●

vscode搭建Verilog环境

weixin_43914896的博客

06-13

1万+

………整理了各种资料，记录了本人使用vscode搭建轻量级Verilog开发环境的全过程，以供他人和自己将来参考………

vscode安装本地的systemverilog扩展包

u013939093的博客

02-10

394

导航至之前保存文件的位置并选取之。一旦选择了正确的文件，Visual Studio Code 就会自动处理剩余的安装过程，并显示进度条直至完成部署新功能或工具集。成功安装后，可以通过重新加载窗口使更改生效；如果遇到任何权限问题，则可能需要重启整个 IDE 来应用这些变化。打开 Visual Studio Code 应用程序。(Mac)，这会弹出命令面板。文件的扩展，需遵循特定的操作流程。文件并保存到计算机上的某个位置。确保已下载目标扩展程序对应的。并选中该选项来启动安装向导。此时将提示选择要安装的。

VS Code编写Verilog的环境搭建常用设置

YprgDay的博客(Yuan make progress everyday)

11-29

5196

VS Code编写Verilog的环境搭建常用设置。

VScode配置Verilog/SystemVerilog环境 (一）概述

ONE_PUNCH

04-09

1万+

为什么我要用VSCode，请查看我的另一篇Blog-FPGA之路——Verilog与编辑器的那些事儿在VSCode上将要实现的功能：语法高亮代码对齐括号的处理文件编码方式版本管理二进制文件系统文件图标快捷键操作自动例化自动补全 Lint检查 vivado绑定vscode 自动跳转自动声明定义跳转需要用到的插件： Verilog HDL/SystemVerilo...

如何在VSCode中优雅地书写Verilog